[发明专利]一种密码卡多算法并列执行的方法、系统及相关装置

说明书

本申请公开了一种密码卡多算法并列执行的方法，应用于基于FPGA构成的PCI‑E密码卡，包括：根据PCI‑E密码卡的算法个数在IP核中设置预设数量的Function，并为其配置相同的算法实例以及配置信息，以使识别终端识别为预设数量的PCI‑E密码卡；按预设规则为各Function命名对应的功能编号，并根据用户层API的指令调用各功能编号对应的Function。能够更加科学合理的使用逻辑计算资源、硬件资源利用率更高，使得同一时间或同一时间间隔内有多种算法均处于运算状态，显著提升运算效率。本申请还同时公开了一种密码卡多算法并列执行的系统、PCI‑E密码卡以及计算机可读存储介质，具有上述有益效果。

技术领域

本申请涉及计算机信息安全通信技术领域，特别涉及一种密码卡多算法并列执行的方法、系统、PCI-E密码卡以及计算机可读存储介质。

背景技术

随着数字办公化的普及，如何对数字办公中产生的机密数据文件进行保存是当今研究的重点，主要存在软件加密和硬件加密的两种方式，其中，硬件加密通常是采用密码卡，旨在通过密码卡中包含多种加密算法对机密数据文件进行加密。

当前密码卡接口协议主要采用PCI(Peripheral Component Interconnect，外设部件互连标准)和PCI-E(peripheral component interconnect express串行计算机扩展总线标准)为主，目前高端性能的密码卡主要是采用FPGA(Field－Programmable GateArray，即现场可编程门阵列)平台的PCI-E密码卡，且市面上的PCI-E密码卡多采取的是传统运算流程模式，即按照写命令、写数据、等待结果、返回的步骤依次执行，而为保证关键数据去不被改写或覆盖，整个流程一般会采用上锁机制，即在写命令下发到结果返回之间只能单线程或串行执行，造成了即使密码卡支持多种算法的前提下，仍在同一时间或同一时间间隔内只存在一个算法处于与运算状态，严重浪费了固有硬件提供的逻辑计算资源，降低了计算效率。

所以，如何提供一种对PCI-E密码卡固有硬件提供的逻辑计算资源使用更加科学合理、利用率更高，使得同一时间或同一时间间隔内有多种算法均处于运算状态的密码卡多算法并联执行机制是本领域技术人员亟待解决的问题。

发明内容

本申请的目的是提供一种密码卡多算法并列执行的方法、系统、PCI-E密码卡以及计算机可读存储介质，其应用于基于FPGA构成的PCI-E密码卡，能够更加科学合理的使用PCI-E密码卡固有硬件提供的逻辑计算资源、硬件资源利用率更高，使得同一时间或同一时间间隔内有多种算法均处于运算状态，显著提升运算效率。

为解决上述技术问题，本申请提供一种密码卡多算法并列执行的方法，应用于基于FPGA构成的PCI-E密码卡，该方法包括：

根据PCI-E密码卡的算法个数在IP核中设置预设数量的Function；其中，所述Function至少包括地址空间、中断、厂商ID以及设备ID在内的配置信息；

为各所述Function配置相同的算法实例以及配置信息，以使识别终端将完成配置的位于同一PCI-E密码卡上的各Function识别为预设数量的PCI-E密码卡；其中，所述算法实例包括所述PCI-E密码卡中所有的算法；

按预设规则为各所述Function命名对应的功能编号，并根据用户层API的指令调用各所述功能编号对应的Function，以并行调用多算法同时执行相应的算法运算。

可选的，根据PCI-E密码卡的算法个数在IP核中设置预设数量的Function，包括：

获取所述PCI-E密码卡上设置的算法芯片的数量以及总计算性能；

获取所述PCI-E密码卡中各算法占用所述总计算性能的百分比数值；

根据各所述百分比数值以及各所述算法使用频率计算得到所述预设数量。