[发明专利]改善地址总线的完整性

权利要求书

1.一种用于执行读取操作的方法，所述方法包括：

与通过地址总线发射地址的第一部分同时地通过命令总线将第一指令发射到存储器装置；

与通过所述地址总线发射所述地址的第二部分同时地通过所述命令总线将第二指令发射到所述存储器装置；

与通过所述地址总线发射对应于所述地址的错误校正数据同时地通过所述命令总线将无操作指令发射到所述存储器装置；以及

通过所述命令总线将读取指令发射到所述存储器装置。

2.根据权利要求1所述的方法，其进一步包括在通过所述地址总线发射所述地址的所述第一部分之前生成对应于所述地址的所述错误校正数据。

3.根据权利要求1所述的方法，其进一步包括在发射所述读取指令之后通过所述命令总线发射多个无操作指令。

4.根据权利要求3所述的方法，其中所述多个无操作指令中的无操作指令的数目为足够满足所述存储器装置的CAS延时要求的数目。

5.根据权利要求3所述的方法，其进一步包括在发射所述读取指令之后通过数据总线从所述存储器装置读取数据。

6.根据权利要求5所述的方法，其中来自所述数据总线的所述数据具有突发长度。

7.根据权利要求6所述的方法，其中所述突发长度是响应于外部控制器设置所述存储器装置中的位而确定。

8.一种用于执行读取操作的方法，其包括：

接收地址总线上的地址；

与接收所述地址总线上的错误校正数据同时地接收命令总线上的无操作指令，所述错误校正数据对应于所述地址；

响应于所述错误校正数据校正所述地址；以及

响应于经校正地址存取存储器阵列。

9.根据权利要求8所述的方法，其进一步包括在校正所述地址之前将所述地址及所述错误校正数据存储在寄存器中。

10.根据权利要求9所述的方法，其进一步包括将所述地址按所述地址的第一部分及所述地址的第二部分的形式存储在所述寄存器中。

11.根据权利要求10所述的方法，其进一步包括：

存储来自多个行地址缓冲器中的一者的所述地址的所述第一部分；以及

存储来自所述地址总线的所述地址的所述第二部分，其中所述地址的所述第二部分是在所述地址的所述第一部分之后接收。

12.根据权利要求9所述的方法，其进一步包括将不关心数据与所述地址及所述错误校正数据一起存储在所述寄存器中使得所述不关心数据将所述寄存器中的数据量扩展到一定长度。

13.根据权利要求8所述的方法，其中所述错误校正数据包括响应于所述地址总线的地址线的数目的长度。

14.根据权利要求8所述的方法，其中响应于所述经校正地址存取所述存储器阵列包括：

响应于所述经校正地址从所述存储器阵列读出数据；

将所读出数据存储在多个行数据缓冲器中；以及

按数据的突发长度将所存储数据从所述行数据缓冲器输出。

15.一种系统，其包括：控制器、命令总线、地址总线和存储器装置，其中，所述控制器经配置以执行根据权利要求1-7中的任一权利要求所述的方法。

16.一种存储器装置，其包括：存储器阵列、命令总线、地址总线和控制器，其中，所述存储器装置经配置以执行根据权利要求8-14中的任一权利要求所述的方法。