[发明专利]一种采用CMOS工艺实现的毫米波压控振荡器

说明书

一种采用CMOS工艺实现的毫米波压控振荡器，由顶端的中间抽头差分电感、交叉耦合对管及在交叉耦合对管源级处的尾电流源组成用来产生振荡信号的基本部分；由一对电容可变晶体管和一组若干位的开关交叉耦合对管阵列组成的振荡器频率调节部分，数字控制位数根据调节范围需求决定。变容管完成连续电容值的调节，开关交叉耦合对管阵列完成数字控制电容调节功能；用来完成VCO与后续负载的隔离和连接功能的输出缓冲级及输出匹配网络。输出缓冲级与VCO采用电容隔离，并单独提供偏置，将输出负载与VCO本身隔离开。输出缓冲级的输出电感与隔直电容共同构成输出缓冲级的输出阻抗匹配网络，可完成输出缓冲级与后续负载电路之间的阻抗匹配功能。

技术领域

本发明涉及一种压控振荡器。特别是涉及一种采用CMOS工艺实现的毫米波压控振荡器。

背景技术

近年来，无线通信技术迅猛发展，主流通信频谱逐渐成为越来越珍贵的稀缺资源。此外，随着通信设备和移动终端性能的提升，人们对无线传输的数据率也提出了越来越高的需求。为了扩展无线通信频谱，也为了满足传输数据率的需求，毫米波频段(30GHz-300GHz)无线通信逐渐进入人们的视野，并得到越来越多的关注。

在毫米波频段实现近距离无线通信，在抗干扰、降低芯片面积、提高数据率等方面，具有显著优势。①抗干扰方面，电磁波在自由空间中传播时，随着传播距离的增加和传播路径中障碍物的出现，会出现不同程度的干扰和损耗。毫米波频段的信号在自由空间的损耗率要高于更低频率载波的信号，在近距离通信过程中，接收端与发射端距离较近，接收端能够接收较近距离的信号源发射的信号，更大的自由空间损耗率使得其他更远距离的其他收发机发射源发射的信号对接收端的干扰更低。②降低芯片面积方面，芯片面积越大意味着芯片制造成本越大，降低芯片制造成本也是芯片设计过程中重要考虑的因素之一。与模拟、数字芯片不同，在射频芯片中，电感、传输线等无源器件和天线，占用了大量的芯片面积。无源器件和天线的尺寸与电路工作的频率和信号的波长有关。毫米波频段与传统频段相比，具有更高的频率和更小的信号波长。随着频率的增加，完成匹配所需要的电感值降低，有利于获得更小尺寸的电感和传输线；信号波长降低，天线尺寸和天线阵列的间距大幅度减小，节省芯片面积，利于天线的片上集成或封装内实现，完成相控阵的小型化设计。③提高数据率方面，根据香农定理，在相同的信噪比下，数据率与信道宽度成正比。随着无线通信频段的提升，信道宽度也会大幅度展宽，从而实现高于传统无线通信十倍甚至数十倍以上的数据率，如此丰富的带宽资源，正是采用毫米波频段完成高数据率近距离无线传输的重要保证。

就半导体特性而言，由于硅衬底损耗大、晶体管击穿电压低、晶体管的特征频率低，毫米波频段工作的电路在实现的过程中，CMOS工艺并非首选。在2000年以前，毫米波器件和产品，大多都是基于III-V族工艺(如砷化镓GaAs等)实现的。但是采用III-V族工艺实现的电路，集成度低、成本高、尺寸大且无法与CMOS数字电路在一块芯片上集成，并不适合制造大规模民用消费的电子产品。近十年来，CMOS工艺不断发展，随着工艺特征尺寸的不断减小，深亚微米CMOS工艺及其MOSFET的特征频率已经达到200GHz以上，使得利用 CMOS工艺实现GHz频段的高频模拟电路成为可能。与III-V族工艺相比，虽然硅CMOS的高频性能和噪声性能不是最好，但由于它的工艺最为成熟、成本最低、功耗最小，并且它具有与数字集成电路部分良好的兼容性，硅基CMOS工艺应用也最为广泛，因此CMOS射频集成电路是近年来发展的趋势。随着射频识别技术的发展，世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量研究，使CMOS射频集成电路的性能不断提高。随着硅基工艺的进步，硅基工艺已能支持实现毫米波频段通信集成电路，但毫米波频段电路由于其较高的工作频率特征，在设计的过程中，需要面临许多新的问题和挑战。