[发明专利]一种基于FPGA和FFT技术的正弦信号相位差测量方法在审

专利信息
申请号: 201710727311.1 申请日: 2017-08-23
公开(公告)号: CN107505053A 公开(公告)日: 2017-12-22
发明(设计)人: 陈朋;丁宝进;黄付岭;梁荣华 申请(专利权)人: 浙江工业大学
主分类号: G01J9/00 分类号: G01J9/00
代理公司: 杭州斯可睿专利事务所有限公司33241 代理人: 王利强
地址: 310014 浙江省*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga fft 技术 正弦 信号 相位差 测量方法
【说明书】:

技术领域

发明涉及相位差测量领域,尤其是一种两路同频正弦信号之间相位差的测量方法。

背景技术

近些年来,两路同频正弦信号之间相位差的测量在信号分析、工业自动化、智能控制、电子及通信技术、生物医学、雷达、声纳、污水监测等领域都有着广泛的应用。精确地测量两路正弦信号之间的相位差具有重要的意义。例如,在水质监测方面,目前的光学溶解氧传感器测量溶解氧浓度的原理为:根据一路频率为4KHz的正弦号经过水溶液之后,反射回来的信号的相位会因为水溶液中溶解氧浓度的大小而发生相应的变化,通过测量反射回来的信号与参考信号之间的相位差,便可以检测出水中溶解氧浓度。

目前的信号相位差的测量方法可以分成两种,一种是时域范围内的处理方法,也就是说所有信号处理都是在时域范围内进行的;另一种是频域范围内的处理方法,即把信号从时域变换到频域,然后按照信号在频域范围内的频率特性来对信号进行处理。时域范围内的处理方法的最大的优点是信号的处理方法比较简单、直观,而且易于实现,但是在检测过程中,存在许多因素导致测量结果有很大的不确定性,致使测量精度比较低,容易受到硬件电路的干扰。频域范围内的处理方法抗干扰性强,计算结果稳定,但是会涉及到数字信号处理,如傅立叶变换,需要进行大量复运算,这对运算平台提出了较高要求。普通的单片机无法满足目前市场对快速性,实时性,准确性的要求。

发明内容

为了克服现有测量正弦信号相位差的方法测量误差大、测量精度低的不足,本发明提供一种基于FPGA和FFT技术的正弦信号相位差的测量方法,其测量方法简单易行,并且可以有效的提高测量的精度。

本发明解决其技术问题所采用的技术方案是:

一种基于FPGA和FFT技术的正弦信号相位差测量方法,包括以下步骤:

1)根据被测量信号的频率以及上位机的设置,利用FPGA以及DA转换模块生成两路频率相同并且具有相位差的正弦信号;

2)对两路同频的正弦信号分别进行AD采样,并将采样结果存储到FPGA的FIFO中;

3)取出FIFO中缓存的采样数据,调用FPGA中FFT IP核对采样数据进行运算,并将运算后的所有频率点的数据缓存在FIFO中;

4)通过串口将存在FIFO中的FFT结果数据传给上位机,分别取出正弦信号对应频率点的实部和虚部数据,计算出相位并相减得到相位差,最后在上位机上实时显示出计算结果。

进一步,所述步骤1)中,首先确定被测量信号的频率,通过调用FPGA内的两个DDS IP核,将正弦函数的数值循环取出来,经过D/A转换以及滤波之后分别生成两路具有相同频率的正弦信号。DDS里有一个存储正弦数值的ROM表,取数频率和取数间隔决定了产生的正弦信号的频率。同时根据上位机设置的相位差,设置两路DDS里取数值的地址偏移就可以使两路正弦信号具有相位差。其中,整个ROM表的数据个数231个,需要产生4KHz的正弦信号,取数频率设置为1.25MHz,则取数间隔为这个间隔对应的相位延时为取数周期,即为800ns;因此1ns对应的偏移间隔为以1ns为单位来设置两路信号的相位差,两个DDS里取出的数据最后通过DA驱动输出给DA芯片生成正弦信号,由于需要一直取数据并到DA模块生成信号,所以将DA频率设置为1.25MHz,与DDS取数频率一样。

再进一步,所述步骤2)中,用FPGA驱动AD芯片分别对两路信号进行采样;采样频率为1.024MHz,每路各采样2048点,这样使得FFT后频率的分辨率为0.5KHz;采样得到的数据缓存在FIFO中,当FIFO中缓存的数据达到2048个时,便开始进行下一步的FFT。

更进一步,所述步骤3)中,当两路数据同时缓存到2048个时,便取出FIFO中缓存的数据,调用FPGA里FFT IP核进行计算;将该IP核设置成2048点,两路FFT计算,即支持两路2048点FFT同时计算;输出结果属性设置为正序输出,即IP核内部自动将计算后的乱序结果排列好再输出;当IP核里输出管脚DV脚置高时,表示FFT计算结束并开始输出结算结果;每路FFT计算后有2048个频点,每个频点由实部和虚部组成,因此每路结果使用两个FIFO进行缓存,分别缓存实部和虚部;用DV信号作为FIFO的使能输入,同时FFT IP核的时钟也作为数据写入FIFO的时钟,这样就能将所有结果缓存到FIFO中。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江工业大学,未经浙江工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710727311.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top