[发明专利]一种基于FPGA和FFT技术的正弦信号相位差测量方法

权利要求书

1.一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述方法包括以下步骤：

1)根据被测量信号的频率以及上位机的设置，利用FPGA以及DA转换模块生成两路频率相同并且具有相位差的正弦信号；

2)对两路同频的正弦信号分别进行AD采样，并将采样结果存储到FPGA的FIFO中；

3)取出FIFO中缓存的采样数据，调用FPGA中FFT IP核对采样数据进行运算，并将运算后的所有频率点的数据缓存在FIFO中；

4)通过串口将存在FIFO中的FFT结果数据传给上位机，分别取出正弦信号对应频率点的实部和虚部数据，计算出相位并相减得到相位差，最后在上位机上实时显示出计算结果。

2.如权利要求1所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤1)中，首先确定被测量信号的频率，通过调用FPGA内的两个DDS IP核，将正弦函数的数值循环取出来，经过D/A转换以及滤波之后分别生成两路具有相同频率的正弦信号；DDS里有一个存储正弦数值的ROM表，取数频率和取数间隔决定了产生的正弦信号的频率；同时根据上位机设置的相位差，设置两路DDS里取数值的地址偏移就可以使两路正弦信号具有相位差。其中，整个ROM表的数据个数2³¹个，需要产生4KHz的正弦信号，取数频率设置为1.25MHz，则取数间隔为这个间隔对应的相位延时为取数周期，即为800ns；因此1ns对应的偏移间隔为以1ns为单位来设置两路信号的相位差，两个DDS里取出的数据最后通过DA驱动输出给DA芯片生成正弦信号，由于需要一直取数据并到DA模块生成信号，所以将DA频率设置为1.25MHz，与DDS取数频率一样。

3.如权利要求1或2所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤2)中，用FPGA驱动AD芯片分别对两路信号进行采样，采样频率为1.024MHz，每路各采样2048点，这样使得FFT后频率的分辨率为0.5KHz；采样得到的数据缓存在FIFO中，当FIFO中缓存的数据达到2048个时，便开始进行下一步的FFT。

4.如权利要求3所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤3)中，当两路数据同时缓存到2048个时，便取出FIFO中缓存的数据，调用FPGA里FFT IP核进行计算。将该IP核设置成2048点，两路FFT计算，即支持两路2048点FFT同时计算；输出结果属性设置为正序输出，即IP核内部自动将计算后的乱序结果排列好再输出；当IP核里输出管脚DV脚置高时，表示FFT计算结束并开始输出结算结果。每路FFT计算后有2048个频点，每个频点由实部和虚部组成，因此每路结果使用两个FIFO进行缓存，分别缓存实部和虚部，用DV信号作为FIFO的使能输入，同时FFT IP核的时钟也作为数据写入FIFO的时钟，这样就能将所有结果缓存到FIFO中。

5.如权利要求4所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤4)中，当FFT结果都存在FIFO中后，便开始将结果发送到上位机；上位机和FPGA通过串口进行通信，FPGA中编写了一个UART模块，可以实现与上位机之间的消息收发；上述步骤1)中通过上位机设置两路信号延时的参数也是通过串口发送到FPGA，通过UART模块分别将FIFO中的FFT计算结果发送到给上位机，上位机程序使用C#编写，且是基于WPF框架；实例化C#的SerialPort类，同时设置串口的波特率、校验位、停止位属性与下位机一致即可；注册串口的回调函数DataReceived事件来接收FPGA发来的数据，对于接收到每一个频点的实部和虚部数据，先将虚部除以实部，再对得到的商进行反正切即可得到该频率的相位，由于采样率是1.024MHz，FFT点数为2048点，则FFT后频率分辨率为而FFT后的第N点对应的频率为0.5*(N-1)K，故4KHz频率为第9点；因此，只需要分别计算两路FFT结果的第9个点的相位，再相减即可得到相位差，将结果显示在上位机界面。

6.如权利要求5所述的一种基于FPGA和FFT技术的正弦信号相位差测量方法，其特征在于：所述步骤4)中，若上位机的设置的相位差参数为M，即相位差延时设置为Mns，信号周期为250000ns，则延时转化为角度为(M/250000)*360，为对应理论相位差，每次通过FFT计算出的相位差都减去理论相位差作为最终的计算结果。