[发明专利]控制存储器设备的回收的方法、存储设备及其操作方法

说明书

在控制对包括多个存储块的非易失性存储器设备的回收的方法中，其中每个存储块包括多页，恢复读取操作是当第一数据包括不可校正的错误时，使用基于第一数据确定的最佳读取电压来对第一数据执行的，其中第一数据是从存储块中的第一存储块的第一页中读取的，以及当第一数据的错误在恢复读取操作被执行后被校正时，是否执行对第一页的回收是基于第一页的存储单元的阈值电压分布来确定的，其中存储单元被设置在与最佳读取电压相邻的感兴趣区域中。

相关申请的交叉引用

本申请要求2016年10月12日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2016-0131977号的优先权，其全部公开内容通过引用并入本文。

技术领域

示例性实施例一般涉及半导体存储器设备，并且更具体地涉及控制对非易失性存储器设备的回收的方法、操作存储设备的方法和存储设备。

背景技术

半导体存储器设备是使用诸如但不限于硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)等半导体制造的存储设备。半导体存储器设备通常可分为易失性存储器和非易失性存储器。

易失性存储器可能在断电时丢失存储在其中的内容。易失性存储器包括以下各项：静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。即使在断电时，非易失性存储器也可以保存存储的内容。非易失性存储器包括以下各项：只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。

闪速存储器可用于各种领域，这是由于存在以下优点：例如大容量存储、低噪声和低功率。为了增加存储容量，闪速存储器由能够每单元存储至少两个或更多个数据位的多级单元形成。例如，至少两个或更多个的数据位是使用增加的编程状态的数量来存储在一个存储单元中的，因此两个相邻的编程状态之间的读取裕量得以减少。具有这种减小的读取裕量的闪速存储器在读取操作中生成的数据中造成错误位。

此外，从存储单元读取的数据可能包括由于诸如制造缩放(fabricationscaling)由相邻的存储单元生成的编程干扰和读取干扰之类的物理因素引起的错误比特。这样的错误比特可以使用诸如纠错码(ECC)操作之类的纠错方法来校正。然而，即使在执行ECC操作之后没有错误的情况下，检测劣化的存储单元也会是有用的。

发明内容

一些示例性实施例旨在提供一种控制对非易失性存储器设备的回收的方法，其能够提高性能和数据可靠性。

一些示例性实施例旨在提供一种操作能够提高性能和数据可靠性的存储设备的方法。

一些示例性实施例旨在提供能够增强性能和数据可靠性的存储设备。

根据示例性实施例，在控制对包括多个存储块的非易失性存储器设备的回收的方法中，其中所述存储块中的每个存储块包括多页，恢复读取操作是当第一数据包括使用纠错码(ECC)操作不可校正的错误时，使用基于所述第一数据确定的最佳读取电压来对所述第一数据执行的，其中所述第一数据是从所述存储块中的第一存储块的第一页中读取的，以及当所述第一数据的错误在所述恢复读取操作被执行后被校正时，是否执行对所述第一页的回收是基于所述第一页的存储单元的阈值电压分布来确定的，其中所述存储单元被设置在与所述最佳读取电压相邻的感兴趣区域中。