[发明专利]输出存储装置的内部状态的装置和使用其的存储系统

权利要求书

1.一种用于输出存储装置的状态信号的装置，所述装置包括：

状态信号生成电路，被配置为生成指示所述存储装置的内部操作状态的第一信号；以及

状态信号输出控制电路，被配置为接收第一信号，并且基于芯片使能信号和初始设置的功能命令中的至少一个将第二信号输出到输出焊盘，

其中，第一信号指示两个状态中的一个状态，并且第二信号指示三个状态中的一个状态，

其中，在存储装置的芯片使能间隔中，所述第二信号具有与第一信号的逻辑状态相关联的逻辑状态，并且在所述存储装置的芯片禁用间隔中，输出焊盘具有高阻抗状态，而与第一信号的逻辑状态无关。

2.根据权利要求1所述的装置，其中，在芯片使能信号具有第一逻辑状态的间隔中具有与第一信号的逻辑状态相关联的逻辑状态的所述第二信号被输出到输出焊盘，并且在芯片使能信号具有第二逻辑状态的间隔中输出焊盘具有高阻抗状态而与第一信号的逻辑状态无关。

3.根据权利要求1所述的装置，其中，在根据初始设置的功能命令的芯片使能间隔中具有与第一信号的逻辑状态相关联的逻辑状态的第二信号被输出到输出焊盘，并且在根据初始设置的功能命令的芯片禁用间隔中输出焊盘具有高阻抗状态，而与第一信号的逻辑状态无关。

4.根据权利要求1所述的装置，其中，所述第一信号包括指示存储装置是处于就绪状态还是处于忙碌状态的状态信号。

5.根据权利要求1所述的装置，其中，第二信号包括指示与由存储装置执行的读取操作、编程操作和擦除操作中的至少一个操作相关的状态的状态信号。

6.根据权利要求1所述的装置，其中，状态信号输出控制电路包括：

推挽电路，被配置为将输入到第一节点的第一信号反相并且将反相的第一信号输出到第二节点；以及

三态反相器，被配置为当芯片使能信号处于第一逻辑状态时将第二节点的信号反相并将反相的信号输出到输出焊盘，

其中，当芯片使能信号处于第二逻辑状态时，输出焊盘具有高阻抗状态。

7.根据权利要求6所述的装置，其中，推挽电路包括一个p沟道金属氧化物半导体(PMOS)晶体管和一个n沟道金属氧化物半导体(NMOS)晶体管，

其中，所述PMOS晶体管具有连接到第一节点的栅极、连接到电源端子的源极和连接到第二节点的漏极，并且

所述NMOS晶体管具有连接到第一节点的栅极、连接到接地端子的源极和连接到第二节点的漏极。

8.根据权利要求1所述的装置，其中，状态信号输出控制电路包括：

逻辑电路，被配置为从初始设置的功能命令生成所述存储装置所属的路径的芯片使能信号；

推挽电路，被配置为将输入到第一节点的所述第一信号反相并且将反相的第一信号输出到第二节点；以及

三态反相器，被配置为当由逻辑电路生成的芯片使能信号处于第一逻辑状态时，将第二节点的信号反相并将反相的信号输出到输出焊盘，

其中，当由逻辑电路生成的芯片使能信号处于第二逻辑状态时，所述输出焊盘具有高阻抗状态。

9.根据权利要求1所述的装置，其中，根据所述存储装置的每个裸片或平面生成第一信号，并且通过根据所述裸片或平面分配的输出焊盘输出第二信号。