[发明专利]缓冲装置、电子系统以及用于操作缓冲装置的方法

说明书

技术领域

本发明涉及一种缓冲装置、一种电子系统及一种用于操作缓冲装置的方法。

背景技术

例如通信装置或模数转换器(ADC)的外围装置及一个或多个对应控制装置(例如，微控制器)可以通过通常可访问的存储位置在彼此之间通信。直接存储器访问(DMA)是一种存储器访问技术，其中外围装置可以将数据直接传送到存储位置/从存储位置直接传送数据。通常，此存储位置是主系统存储器的部分，该主系统存储器还包含程序代码以及数据。但是，允许对主系统存储器进行DMA可能具有缺点。举例来说，在DMA下，由于可能将可执行代码注入到主系统存储器中，所以错误寻址(例如，存储区域溢出或缓冲区溢出)可造成潜在的安全威胁。另外，在DMA下，主系统存储器通常在低功率模式下保持活动，从而导致功率消耗增加。

发明内容

本发明公开一种缓冲装置、一种电子系统及一种用于操作缓冲装置的方法的实施例。在实施例中，缓冲装置包括缓冲总线连接件、可连接到外围总线的外围总线接口、缓冲存储器模块及连接在缓冲总线连接件、外围总线接口与缓冲存储器模块之间的缓冲存储器控制器。缓冲总线连接件中的每一个缓冲总线连接件可连接到各自的外围装置。缓冲存储器模块包括对应于外围装置的存储器段。缓冲存储器控制器被配置成控制缓冲总线连接件、外围总线接口与缓冲存储器模块之间的数据通信。

在实施例中，存储器段中的每一个存储器段存储从不同外围装置接收到的输入数据。

在实施例中，缓冲存储器控制器另外被配置成阻止外围装置对外围总线的访问。

在实施例中，缓冲装置及连接到外围总线接口的对应处理器位于不同的功率域中。

在实施例中，缓冲存储器控制器另外被配置成响应于通过外围总线接口接收到的指令而设置存储器段中的每一个存储器段的大小。

在实施例中，缓冲存储器控制器另外被配置成执行对缓冲存储器模块的存储器段的完全擦除并且随后改变存储器段的大小。

在实施例中，缓冲存储器控制器另外被配置成响应于通过外围总线接收到的指令而限定缓冲存储器模块的存储器段的访问信息。

在实施例中，缓冲存储器控制器另外被配置成响应于通过外围总线接收到的指令而限定缓冲存储器模块的存储器段的读访问信息或写访问信息。

在实施例中，集成电路(IC)装置包括缓冲装置。

在实施例中，电子系统包括外围装置、外围总线、缓冲装置及可连接到外围总线的处理器。缓冲装置包括缓冲总线连接件、可连接到外围总线的外围总线接口、缓冲存储器模块及连接在缓冲总线连接件、外围总线接口与缓冲存储器模块之间的缓冲存储器控制器。缓冲总线连接件中的每一个缓冲总线连接件可连接到该等外围装置中的各自外围装置。缓冲存储器模块包括对应于外围装置的存储器段。缓冲存储器控制器连接在缓冲总线连接件、外围总线接口与缓冲存储器模块之间之间，并且被配置成控制缓冲总线连接件、外围总线接口与缓冲存储器模块之间的数据通信。

在实施例中，存储器段中的每一个存储器段存储从不同外围装置接收到的输入数据。

在实施例中，缓冲存储器控制器另外被配置成阻止外围装置对外围总线的访问。

在实施例中，缓冲装置及处理器位于不同的功率域中。

在实施例中，缓冲存储器控制器另外被配置成响应于从处理器接收到的指令而设置存储器段中的每一个存储器段的大小。

在实施例中，缓冲存储器控制器另外被配置成执行对缓冲存储器模块的存储器段的完全擦除并且随后改变存储器段的大小。

在实施例中，缓冲存储器控制器另外被配置成响应于从处理器接收到的指令而限定缓冲存储器模块的存储器段的访问信息。

在实施例中，缓冲存储器控制器另外被配置成响应于从处理器接收到的指令而限定缓冲存储器模块的存储器段的读访问信息或写访问信息。

在实施例中，电子系统另外包括可连接到外围总线的存储器装置。

在实施例中，IC装置包括电子系统。

在实施例中，一种用于操作缓冲装置的方法包含：通过对应的缓冲总线连接件从外围装置接收输入数据，在缓冲存储器模块内的对应存储器段处存储输入数据，及允许通过外围总线接口对输入数据进行已授权访问。

根据结合附图的以下详细描述，本发明的实施例的其他方面及优点将变得显而易见

附图说明

图1描绘根据本发明的实施例的缓冲装置。

图2描绘图1中所描绘的缓冲装置的缓冲存储器模块的实施例。