[发明专利]液晶显示面板驱动电路有效
申请号: | 201710653607.3 | 申请日: | 2017-08-02 |
公开(公告)号: | CN107463035B | 公开(公告)日: | 2020-04-28 |
发明(设计)人: | 陈帅 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1368 |
代理公司: | 深圳市德力知识产权代理事务所 44265 | 代理人: | 林才桂 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 液晶显示 面板 驱动 电路 | ||
1.一种液晶显示面板驱动电路,其特征在于,包括多条自上至下依次排列的沿横向延伸的扫描线、多条自左至右依次排列的沿纵向延伸并与所述多条扫描线绝缘交叉的数据线、以及由所述多条扫描线与多条数据线界定出的多个呈阵列式排布的子像素(P);
每一子像素(P)内设有第一薄膜晶体管(T1)、电性连接第一薄膜晶体管(T1)的像素电极(PX)、电性连接像素电极(PX)的存储电容(Cst)、及电性连接存储电容(Cst)的第二薄膜晶体管(T2);
设N、M均为正整数,对于第N行第M列子像素(P):所述第一薄膜晶体管(T1)的栅极电性连接至第N条扫描线(G(N)),漏极电性连接至第M条数据线(D(M)),源极电性连接至像素电极(PX);所述像素电极(PX)电性连接存储电容(Cst)的一端,存储电容(Cst)的另一端电性连接至第二薄膜晶体管(T2)的源极;第二薄膜晶体管(T2)的栅极电性连接至第N+1条扫描线(G(N+1)),漏极电性连接至第一公共电极(Acom);
所述第一公共电极(Acom)传输交流电压信号;
每一子像素(P)内还设有液晶电容(Clc),所述液晶电容(Clc)的一端电性连接至像素电极(PX),另一端电性连接至第二公共电极(CFcom);
每一扫描线传输单脉冲的扫描信号,第N+1条扫描线(G(N+1))所传输扫描信号的上升沿晚于第N条扫描线(G(N))所传输扫描信号的下降沿,第一公共电极(Acom)所传输交流电压信号的上升沿与第N条扫描线(G(N))所传输扫描信号的下降沿同时产生,第一公共电极(Acom)所传输交流电压信号的下降沿与第N+1条扫描线(G(N+1))所传输扫描信号的下降沿同时产生;
每一数据线在第N条扫描线(G(N))所传输扫描信号为高电位的阶段传输高电位的数据信号,在第N+1条扫描线(G(N+1))所传输扫描信号为高电位的阶段传输低电位的数据信号。
2.如权利要求1所述的液晶显示面板驱动电路,其特征在于,所述第一薄膜晶体管(T1)与第二薄膜晶体管(T2)均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
3.如权利要求1所述的液晶显示面板驱动电路,其特征在于,所述扫描信号、数据信号、及第一公共电极(Acom)传输的交流电压信号均通过外部时序控制器产生。
4.如权利要求1所述的液晶显示面板驱动电路,其特征在于,所述扫描线从上至下依次逐条传输扫描信号,对于第N行第M列子像素(P),当第N条扫描线(G(N))所传输的扫描信号为高电位时,该第N行第M列子像素(P)内的第一薄膜晶体管(T1)打开,第二薄膜晶体管(T2)关闭,像素电极(PX)被充入数据信号的高电位,所述第一公共电极(Acom)传输交流电压信号的低电位;
当第N条扫描线(G(N))所传输的扫描信号为低电位,第N+1条扫描线(G(N+1))所传输的扫描信号为高电位时,所述第N行第M列子像素(P)内的第一薄膜晶体管(T1)关闭,第二薄膜晶体管(T2)打开,所述第一公共电极(Acom)传输交流电压信号的高电位,该第N行第M列子像素(P)内的像素电极(PX)的电位经存储电容(Cst)的耦合被抬高;同时,第N+1行第M列子像素(P)内的第一薄膜晶体管(T1)打开,第二薄膜晶体管(T2)关闭,像素电极(PX)被充入数据信号的低电位;
当第N+1条扫描线(G(N+1))所传输的扫描信号为低电位,第N+2条扫描线(G(N+2))所传输的扫描信号为高电位时,所述第N+1行第M列子像素(P)内的第一薄膜晶体管(T1)关闭,第二薄膜晶体管(T2)打开,所述第一公共电极(Acom)传输交流电压信号的低电位,该第N+1行第M列子像素(P)内的像素电极(PX)的电位经存储电容(Cst)的耦合被拉低。
5.如权利要求4所述的液晶显示面板驱动电路,其特征在于,第N行第M列子像素(P)内的像素电极(PX)的电位经存储电容(Cst)的耦合被抬高的电位ΔV(N)为:
ΔV(N)=(Vcomh-Vcoml)×Cst/(Cst+Clc);
第N+1行第M列子像素(P)内的像素电极(PX)的电位经存储电容(Cst)的耦合被拉低的电位ΔV(N+1)为:
ΔV(N+1)=(Vcoml-Vcomh)×Cst/(Cst+Clc);
其中,Vcoml表示第一公共电极(Acom)传输的交流电压信号的低电位,Vcomh表示第一公共电极(Acom)传输的交流电压信号的高电位,Cst表示存储电容,Clc表示液晶电容。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710653607.3/1.html,转载请声明来源钻瓜专利网。