[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

输入单元，用于根据输入信号和第一时钟信号，输出预输出信号；

第一输出单元，与所述输入单元连接，用于根据所述预输出信号和第二时钟信号，输出第一输出信号；

第二输出单元，与所述输入单元连接，用于根据所述预输出信号和第三时钟信号，输出第二输出信号；

所述第一输出单元和第二输出单元中的至少其一具有以下具体结构：

所述第一输出单元的具体结构包括第一N型晶体管、第一P型晶体管和第一反相器；所述第一N型晶体管的控制极和第一P型晶体管的控制极均用于接收所述第二时钟信号，所述第一N型晶体管的第一极用于接收所述预输出信号，所述第一P型晶体管的第一极用于接收第一电压信号，所述第一N型晶体管的第二极和第一P型晶体管的第二极均连接所述第一反相器的第一端，所述第一反相器的第二端用于输出所述第一输出信号；

所述第二输出单元的具体结构包括第二N型晶体管、第二P型晶体管和第二反相器；所述第二N型晶体管的控制极和第二P型晶体管的控制极均用于接收所述第三时钟信号，所述第二P型晶体管的第二极用于接收第一电压信号，所述第二N型晶体管的第二极用于接收所述预输出信号，所述第二N型晶体管的第一极和第二P型晶体管的第一极均连接所述第二反相器的第一端，所述第二反相器的第二端用于输出所述第二输出信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括第三反相器，所述输入单元经所述第三反相器分别连接所述第一输出单元和第二输出单元。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入单元包括输入子单元、第一控制单元、第二控制单元、第三控制单元和预输出单元；

所述输入子单元，用于根据输入信号输出第一控制信号；

所述第一控制单元，与所述输入子单元连接，用于根据所述第一控制信号输出第二控制信号；

所述第二控制单元，与所述输入子单元连接，用于根据所述第一控制信号和所述第一时钟信号，输出第三控制信号；

所述第三控制单元，分别与所述第一控制单元和第二控制单元连接，用于根据所述第二控制信号和第三控制信号输出第四控制信号；

所述预输出单元，与所述第三控制单元连接，用于根据所述第四控制信号输出所述预输出信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输入子单元包括第三N型晶体管、第三P型晶体管和第四N型晶体管；所述第三N型晶体管和第三P型晶体管的控制极均用于接入所述输入信号，所述第三N型晶体管和第三P型晶体管的第一极均连接所述第一控制单元，所述第三P型晶体管的第二极连接所述第三控制单元，所述第三N型晶体管的第二极用于接入第二电压信号，所述第四N型晶体管的控制极和第一极均用于接入所述输入信号，所述第四N型晶体管的第二极连接所述第二控制单元；

和/或，

所述第一控制单元包括第五N型晶体管和第六N型晶体管；所述第五N型晶体管和第六N型晶体管的控制极均连接所述输入子单元，所述第五N型晶体管的第二极和第六N型晶体管的第一极均连接所述第三控制单元，所述第五N型晶体管的第一极连接所述第二控制单元，所述第六N型晶体管的第二极用于接入第二电压信号；

和/或，

所述第二控制单元包括第四P型晶体管和第七N型晶体管；所述第四P型晶体管和第七N型晶体管的控制极均连接所述输入子单元，所述第四P型晶体管和第七N型晶体管的第一极均连接所述第三控制单元，所述第四P型晶体管的第二极连接所述第三控制单元，所述第七N型晶体管的第二极用于接入所述第一时钟信号；

和/或，

所述第三控制单元包括第五P型晶体管和第八N型晶体管；所述第五P型晶体管和第八N型晶体管的控制极均连接所述第二控制单元，所述第五P型晶体管和第八N型晶体管的第一极均连接所述预输出单元，所述第五P型晶体管的第二极用于接入第一电压信号，所述第八N型晶体管的第二极用于接入第二电压信号；

和/或，

所述预输出单元包括第六P型晶体管和第九N型晶体管；所述第六P型晶体管和第九N型晶体管的控制极均连接所述第三控制单元，所述第六P型晶体管和第九N型晶体管的第一极均连接所述第一输出单元和第二输出单元，所述第六P型晶体管的第二极用于接入第一电压信号，所述第九N型晶体管的第二极用于接入第二电压信号。