[发明专利]一种异构计算平台与基于异构计算平台的加速方法

说明书

技术领域

本发明涉及深度学习领域，特别是涉及一种异构计算平台与基于异构计算平台的加速方法。

背景技术

随着大数据时代的到来，海量数据与复杂的数据处理过程对硬件计算能力要求很高。传统的CPU计算能力无法支持大规模的数据计算，GPU(Graphics Processing Unit，图形处理器)、FPGA(Field-Programmable Gate Array，现场可编程逻辑门阵列)等计算设备得到了相关领域研究人员的重视。

现有技术中，研究机构多致力于研究如何采用CPU+FPGA异构计算平台进行硬件加速，提高运行速度。然而目前的研究多局限于单机单卡的实现，单机单卡指的是为每个服务器配置一块FPGA加速卡，其中的单机指的是单个服务器，单卡指的是单个FPGA加速卡，本质是一个CPU加一个FPGA加速卡的异构计算平台。随着深度学习等复杂算法的发展，单机单卡运算平台也难以满足其对运算速度的需求。

因此，如何提供一种运算速度更快的异构计算平台与基于异构计算平台的加速方法是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种异构计算平台，能够提供更快的计算速度，更好地满足复杂算法与海量数据对运算速度的要求；本发明的另一目的是提供一种基于上述异构计算平台的加速算法。

为解决上述技术问题，本发明提供了一种异构计算平台，包括主机与多个可编程器件，所述主机与各个所述可编程器件分别相连；

所述主机用于初始化所述可编程器件、各个所述可编程器件的并行调度、为各个可编程器件发送计算数据以及获得计算结果；

各个所述可编程器件并行处理分配给自身的计算数据。

优选的，进一步包括PCIe交换机，所述PCIe交换机的上游端口与所述主机相连，下游端口与所述可编程器件相连。

优选的，所述可编程器件为FPGA。

为解决上述技术问题，本发明还提供了一种基于异构计算平台的加速方法，所述异构计算平台包括主机与多个可编程器件，所述方法包括：

所述主机在完成所述可编程器件的初始化之后，为完成初始化的各个所述可编程器件发送计算数据；

各个所述可编程器件在收到所述计算数据之后，分别结合发送给自身的计算数据进行并行计算，得到计算结果；

所述主机从各个所述可编程器件获得所述计算结果并进行保存。

优选的，所述主机在进行可编程器件的初始化之前还包括：

设置所述可编程器件中有效可编程器件的数目，依据预设的选择规则选择所述数目的可编程器件进行初始化，向被选中的所述可编程器件发送所述计算数据。

优选的，所述可编程器件的初始化具体包括：

为所述可编程器件创建用于保存所述主机发送的命令的命令队列；所述命令用于控制所述主机与所述可编程器件之间、所述可编程器件之间的数据传输以及所述可编程器件之间的并行调度；

将计算程序写入所述可编程器件；

为所述可编程器件创建用于数据通信以及保存计算数据的缓存。

本发明提供了一种单机多卡的异构计算平台，包括主机与多个可编程器件，主机用于可编程器件的初始化与并行调度，并控制主机与可编程器件的数据传输，包括主机向可编程器件发送计算数据、从可编程器件获得计算结果等，各个可编程器件并行运行，用于处理主机发送给自身的计算数据并得到计算结果。

在本发明提供的单机多卡异构计算平台中，可以有多个可编程器件同时进行计算，异构计算平台整体的运行速度相当于各个可编程器件的运行速度之和，相比现有技术中只有一个可编程器件的异构计算平台，提高了异构计算平台的整体运算速度与并行度，进而提高了计算效率。因此，本发明提供的异构计算平台的运算速度快，计算效率高，能更好的满足越来越复杂的算法与规模越来越庞大的数据对异构计算平台的运算速度的需求。本发明还提供一种基于上述异构计算平台的加速方法，具有同样的有益效果，在此不再赘述。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种异构计算平台的结构示意图；

图2为本发明提供的一种异构计算平台的一种具体实施方式的结构示意图；