[发明专利]具有基于斜坡的时钟同步的可堆叠电路

说明书

本申请公开了用于可堆叠电路的基于斜坡的时钟同步。公开了一种相位生成电路(图4)。此电路包括斜坡生成电路(I_DC，C_RAMP)，其经布置以同步于同步时钟信号(SYNC CLOCK)生成斜坡信号。相位选择电路(R_PHASE1，R_PHASE2)响应于相位选择信号生成参考信号(V_PH‑REF)。比较器(COMP_SYNC)具有经耦合以接收斜坡信号的第一输入端子和经耦合以接收参考信号的第二输入端子。此比较器在输出端子处生成相位时钟信号(PHASE CLOCK)。

技术领域

本发明的实施例涉及用于可堆叠电源电路的基于斜坡的时钟同步。

背景技术

多相可堆叠电源电路用于为诸如计算机、服务器、通信系统、智能电力系统、LED照明系统以及各种其他应用等的多种应用产生相对高的电流。每个可堆叠电源电路可以是交流-直流转换器或者直流-直流转换器，诸如降压转换器或者降压升压转换器。每个可堆叠电源电路通常连接到公共输入总线和公共输出总线。他们通常配置为主电路和一个或更多个从电路，每个电路具有相应的相位并且同步于同步时钟信号操作。存在很多与时钟同步相关的问题。参考图1A和图1B，同步时钟102和104必须在比他们各自的主时钟或从时钟高的多的频率下操作。同步时钟被分频以产生在其适当相位中的主时钟或从时钟。高频同步增加系统噪音、功耗，以及会使印刷电路板设计变得复杂。

第二个问题是每个同步时钟必须包含标记来标识每一个同步时钟周期序列的开始。例如，图1A在位置100处省略了脉冲来标识时钟周期序列的开始。对于两相系统，主时钟随后在丢失脉冲处生成，而从时钟会在丢失脉冲后的第四个同步时钟脉冲处生成。图1B的同步时钟在位置106处使用相对较高的脉冲电压，以标识时钟周期序列的开始。之后主时钟和从时钟参考脉冲106导出其相应的相位。但是，这使得主时钟、从时钟和同步时钟设计变得复杂。

考虑到上述问题，本发明的实施例旨在生成简化和更灵活的主时钟和从时钟，以适用于可堆叠电源电路。

发明内容

在本发明的一个优选实施例中，公开了一种相位生成电路。该电路包括斜坡生成电路，其经布置以同步于同步时钟信号生成斜坡信号。相位选择电路响应于相位选择信号生成参考信号。比较器具有第一输入端子和第二输入端子，第一输入端子经耦合以接收斜坡信号，第二输入端子经耦合以接收参考信号。该比较器在输出端子处生成相位时钟信号。

附图说明

图1A和图1B是常规主时钟、从时钟和同步时钟的波形图；

图2A是单相可堆叠同步降压转换器的示意图；

图2B是图2A的控制电路200的示意图；

图3示出针对180度或者90度相位选择的从同步(SYNC)时钟产生的相位时钟；

图4是图3的时钟同步器300的示意图；

图5是示出图4的时钟同步器电路的波形的时序图；

图6A是示出相对于电压V_RAMP的相位参考电平的图；

图6B是示出针对两相、三相、四相时钟信号生成的适当相位参考电平的图；

图7A是具有两相时钟生成的本发明的一个实施例的示意图；

图7B是示出图7A的电路的操作的简化时序图；

图8A是具有三相时钟生成的本发明的一个实施例的示意图；

图8B是示出图8A的电路的操作的简化时序图；

图9A是具有四相时钟生成的本发明的一个实施例的示意图；