[发明专利]一种处理器接口装置以及处理器数据处理方法

说明书

本发明公开了一种处理器接口装置以及处理器数据处理方法。装置包括：操作独立缓冲区，其包含下发数据缓冲区以及上传数据缓冲区；下发数据读取控制单元，其配置为将所述下发数据缓冲区的数据读出并生成下发数据流；上传数据读取控制单元，其配置为在收到上传数据流后将流操作转换为对所述上传数据缓冲区的连续地址操作，从而将数据映射到所述上传数据缓冲区；接口驱动单元，其包含用于接入处理器总线的接口，配置为将与处理器数据总线的数据交互操作转换为独立的读操作与写操作以读取所述上传数据缓冲区以及向所述下发数据缓冲区写入数据。根据本发明的方法，可以在进行处理器间数据相互访问时简化数据访问流程，降低数据访问的复杂程度。

技术领域

本发明涉及电子技术领域，具体涉及一种处理器接口装置以及处理器数据处理方法。

背景技术

随着电子技术的不断发展，电子系统的功能日益完善提高，系统的复杂程度也日益增强。为了实现复杂的系统运算，进一步增强计算机系统的运算能力，在现有技术中，提出了具备多个处理器的计算机系统。

在传统的多处理器系统中，处理器间无法相互直接访问对方的数据空间，如果要实现相互间的内存映射，则往往需要通过在芯片之间增加双口RAM来实现，但这种方式数据交换效率低、容易出现访问冲突、可靠性差。并且，当系统的处理器数量超过3个时，芯片间基于双口RAM的数据交叉将变得更为复杂，增加了硬件的复杂度和产品的成本。

发明内容

本发明提供了一种处理器接口装置，所述装置包括：

操作独立缓冲区，其包含下发数据缓冲区以及上传数据缓冲区；

下发数据读取控制单元，其配置为将所述下发数据缓冲区的数据读出并生成下发数据流；

上传数据读取控制单元，其配置为在收到上传数据流后将流操作转换为对所述上传数据缓冲区的连续地址操作，从而将数据映射到所述上传数据缓冲区；

接口驱动单元，其包含用于接入处理器总线的接口，配置为将与处理器数据总线的数据交互操作转换为独立的读操作与写操作以读取所述上传数据缓冲区以及向所述下发数据缓冲区写入数据。

在一实施例中，所述下发数据读取控制单元配置为周期性的启动突发型数据搬运操作。

在一实施例中，所述操作独立缓冲区基于FPGA的块存储器构造。

本发明还提出了一种处理器数据映射系统，所述系统包括：

多个处理器接口装置，每个所述处理器接口装置连接到一个处理器；

与所述处理器接口装置数目对应的多个数据读写模块，所述数据读写模块包含读取接口以及写入接口，其配置为从所述读取接口接收所述下发数据流并将其作为所述上传数据流从所述写入接口输出，其中：

不同的读取接口匹配不同的下发数据读取控制单元，在一个数据映射周期中，所述读取接口匹配固定的一个处理器接口装置的下发数据读取控制单元；

不同的写入接口匹配不同的上传数据读取控制单元，所述数据映射周期包含比所述处理器接口装置数目少一的多个读写操作周期，在一个数据映射周期中，所述写入接口配置为每经历一个读写操作周期就改变一次匹配的上传数据读取控制单元，在一个数据映射周期内，每个数据读写模块的写入接口依次匹配除该数据读写模块的读取接口匹配的处理器接口装置之外的所有处理器接口装置的上传数据读取控制单元。

在一实施例中，所述系统包括：

编号1～n的所述处理器接口装置，所述下发数据读取控制单元以及所述上传数据读取控制单元的编号与所述处理器接口装置一致(n为自然数)；

编号1～n的数据读写模块，所述读取接口以及所述写入接口的编号与所述数据读写模块一致；

所述系统配置为：