[发明专利]一种处理器接口装置以及处理器数据处理方法

权利要求书

1.一种处理器接口装置，其特征在于，所述装置包括：

操作独立缓冲区，其包含下发数据缓冲区以及上传数据缓冲区；

下发数据读取控制单元，其配置为将所述下发数据缓冲区的数据读出并生成下发数据流；

上传数据读取控制单元，其配置为在收到上传数据流后将流操作转换为对所述上传数据缓冲区的连续地址操作，从而将数据映射到所述上传数据缓冲区；

接口驱动单元，其包含用于接入处理器总线的接口，配置为将与处理器数据总线的数据交互操作转换为独立的读操作与写操作以读取所述上传数据缓冲区以及向所述下发数据缓冲区写入数据。

2.根据权利要求1所述的装置，其特征在于，所述下发数据读取控制单元配置为周期性的启动突发型数据搬运操作。

3.根据权利要求1所述的装置，其特征在于，所述操作独立缓冲区基于FPGA的块存储器构造。

4.一种处理器数据映射系统，其特征在于，所述系统包括：

多个如权利要求1～3中任一项所述的处理器接口装置，每个所述处理器接口装置连接到一个处理器；

与所述处理器接口装置数目对应的多个数据读写模块，所述数据读写模块包含读取接口以及写入接口，其配置为从所述读取接口接收所述下发数据流并将其作为所述上传数据流从所述写入接口输出，其中：

不同的读取接口匹配不同的下发数据读取控制单元，在一个数据映射周期中，所述读取接口匹配固定的一个处理器接口装置的下发数据读取控制单元；

不同的写入接口匹配不同的上传数据读取控制单元，所述数据映射周期包含比所述处理器接口装置数目少一的多个读写操作周期，在一个数据映射周期中，所述写入接口配置为每经历一个读写操作周期就改变一次匹配的上传数据读取控制单元，在一个数据映射周期内，每个数据读写模块的写入接口依次匹配除该数据读写模块的读取接口匹配的处理器接口装置之外的所有处理器接口装置的上传数据读取控制单元。

5.根据权利要求4所述的系统，其特征在于，所述系统包括：

编号1～n的所述处理器接口装置，所述下发数据读取控制单元以及所述上传数据读取控制单元的编号与所述处理器接口装置一致(n为自然数)；

编号1～n的数据读写模块，所述读取接口以及所述写入接口的编号与所述数据读写模块一致；

所述系统配置为：

一个数据映射周期包含编号1～(n-1)的读写操作周期；

编号1～n的读取接口分别匹配编号1～n的下发数据读取控制单元；

在第N个读写操作周期，编号1～n的写入接口分别匹配编号N+1，N+2，…n，1，…N(N为1～n中一数值)的上传数据读取控制单元。

6.一种处理器数据处理方法，其特征在于，所述方法包括：

建立包含下发数据缓冲区以及上传数据缓冲区的操作独立缓冲区；

将与处理器数据总线的数据交互操作转换为独立的读操作与写操作以读取所述上传数据缓冲区以及向所述下发数据缓冲区写入数据；

将所述下发数据缓冲区的数据读出以生成下发数据流；

在收到上传数据流后将流操作转换为对所述上传数据缓冲区的连续地址操作，从而将数据映射到所述上传数据缓冲区。

7.根据权利要求6所述的方法，其特征在于，周期性的启动突发型数据搬运操作以将所述下发数据缓冲区的数据读出。

8.根据权利要求6所述的方法，其特征在于，利用FPGA的块存储器构造所述操作独立缓冲区。