[发明专利]移位寄存器单元及其驱动方法、扫描驱动电路和显示装置

说明书

本发明公开了一种移位寄存器单元、扫描驱动电路、阵列基板和显示装置，属于显示领域。该移位寄存器单元具有输入端和输出端，包括：分别连接输入端和第一节点的输入模块，用于在输入端处为有效电平时将第一节点处置为有效电平；分别连接输入端和第二节点的重置模块，用于在输入端处为有效电平时将第二节点处置为无效电平；分别连接第一节点和输出端的输出模块，用于在第一节点处为有效电平时利用时钟信号将输出端处置为有效电平；分别连接第一节点、输出端和第二节点的下拉模块，用于在第二节点处为有效电平时将第一节点处和输出端处置为无效电平。本发明可以解决现有GOA单元中下拉节点的电平转换容易对上拉节点的电平转换造成不良影响的问题。

技术领域

本发明涉及显示领域，特别涉及一种移位寄存器单元及其驱动方法、扫描驱动电路和显示装置。

背景技术

阵列基板行驱动(Gate driver On Array，GOA)技术相较于传统工艺而言，不仅能省去承载栅极驱动器的电路板、能实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。

作为采用GOA技术的栅极驱动器的基本电路单元，移位寄存器单元需要受控上拉和下拉所连接的行扫描线上的电位。由于电位下拉速度过慢容易导致显示异常，所以目前常会采用增大晶体管尺寸或设计多个晶体管共同下拉的方式来加快行扫描线上的电位下拉速度。但是，增加晶体管的设计尺寸或设置数量会使移位寄存器单元占据更多的布局空间，不利于显示产品的边框的窄化；而且随着设计尺寸和设置数量的增加，晶体管的漏电情况也变得更加难以控制，存在着现有电位下拉的设计方式不能满足应用需求的问题。

发明内容

本发明提供一种移位寄存器单元、扫描驱动电路、阵列基板和显示装置，可以解决现有电位下拉的设计方式不能满足应用需求的问题。

第一方面，本发明提供了一种移位寄存器单元，包括输入端、复位端和输出端，还包括：

分别连接所述输入端和第一节点的输入单元，被配置为在所述输入端处为有效电平时将第一节点处置为有效电平；

分别连接所述第一节点和所述输出端的输出单元，被配置为在所述第一节点处为有效电平时利用时钟信号将所述输出端处置为有效电平；

分别连接所述复位端、所述第一节点和所述输出端的复位单元，被配置为在所述复位端处为有效电平时将所述第一节点处和所述输出端处置为无效电平；

分别连接所述复位端和第二节点的下拉控制单元，被配置为在所述第一节点处为有效电平的时段内将所述第二节点处置为有效电平，在所述复位端处由无效电平转为有效电平时使所述第二节点处的电位高度向远离无效电平的方向变化；

分别连接所述第二节点和所述输出端的第一下拉单元，被配置为在所连接的控制信号为有效电平且所述第二节点处为有效电平时以与所述第二节点处的电位高度对应的速度将所述输出端处置为无效电平。

在一种可能的实现方式中，所述下拉控制单元包括第一晶体管和第一电容，所述第一下拉单元包括第二晶体管和第三晶体管；其中，

所述第一晶体管的栅极连接所述输入端，第一极连接所述第一节点，第二极连接所述第二节点；

所述第一电容的第一端连接所述第二节点，第二端连接所述复位端；

所述第二晶体管的栅极连接所述控制信号，第一极连接所述第二节点，第二极连接所述第三晶体管的栅极；

所述第三晶体管的第一极连接所述输出端，第二极连接所述输出端处的无效电平电压；

其中，所述控制信号的有效电平是能够使所述第二晶体管将第一极与第二极之间导通的电平；所述第一极和所述第二极分别是源极和漏极中的一个。