[发明专利]一种优化终端结构的沟槽型半导体器件及制造方法

说明书

本发明涉及一种优化终端结构的沟槽型功率半导体器件及制作方法，其特征在于：第一导电类型外延层上设有至少一个第二类沟槽，第二类沟槽两侧第一导电类型外延层的表面依次设有第二导电类型体区和绝缘介质层，第一类沟槽与第二类沟槽间的第二导电类型体区内设有重掺杂第二导电类型源区，源极金属穿过绝缘介质层上的通孔与所述重掺杂第二导电类型源区接触，第二类沟槽内设有一层氧化层，在沟槽侧壁的氧化层上覆盖有多晶硅，且侧壁的多晶硅间通过绝缘介质层绝缘，第二类沟槽下方设有第二导电类型阱区；本发明制造方法与现有半导体工艺兼容，且减少了光刻板数量，减小了终端的宽度，降低了制造成本，同时通过优化终端结构提高了器件的耐压能力。

技术领域

本发明涉及一种半导体器件及制造方法，尤其是一种优化终端结构的沟槽型功率半导体器件及制造方法，属于半导体器件的制造技术领域。

背景技术

在功率半导体器件领域，沟槽型金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）相比于平面型MOSFET，能够明显提高沟道密度，降低特征导通电阻，因此，沟槽型MOSFET已经被广泛采用。现有的沟槽型MOSFET通常采用场限环结构作为终端结构，如图3所示，所述传统结构的终端保护区附图1中沿A-A’的剖面结构，所述终端保护区包括兼做漏区的第一导电类型硅衬底1，第一导电类型硅衬底1上设有第一导电类型外延层2，在第一类沟槽3与场限环17之间的第一导电类型外延层2的表面设有第二导电类型体区6，第一类沟槽3与场限环17之间的第二导电类型体区6内设有重掺杂第二导电类型源区8，源极金属10通过绝缘介质层9上的通孔与重掺杂第二导电类型源区7在第一类沟槽3与场限环17之间的第二导电类型体区6表面的接触孔内接触，在第一导电类型外延层2上设有至少一个第二导电类型场限环17，第一导电类型外延层2表面设有绝缘介质层9。

虽然场限环17结构能够有效提高终端耐压，但是在制作场限环17时，需要额外的光刻板，同时场限环17结构的终端的宽度较大，这两点都会使得器件的制造成本上升。

如附图18所示，为使用场限环终端的传统结构击穿时的碰撞电离率在剖视结构上的示意图，器件在承受耐压时，终端保护区只有P型场限环和N型外延层形成的PN结承受耐压，电场几乎集中于场限环17的底部，这样会使局部电场过高，导致器件击穿，击穿点位于终端保护区的场限环17的底部，由于场限环17的底部电场过高，传统结构击穿均发生在终端区域，这对于器件而言是不利的，会限制器件的耐压水平。

发明内容

本发明的目的是克服现有技术中存在的不足，本发明的目的是克服现有技术中存在的不足，提供一种优化终端结构的沟槽型半导体器件及其制造方法，该器件制造方法与现有半导体工艺兼容，且能够减少光刻板的数量，减小终端的宽度，进而降低制造成本，同时通过优化终端结构能提高器件的耐压能力。