[发明专利]基于ARM和FPGA架构的固定翼无人机自动驾驶仪

说明书

本发明涉及一种基于ARM和FPGA架构的固定翼无人机的自动驾驶仪，属于嵌入式控制、无人机技术领域。本发明采用双处理器结构，主处理器负责控制计算，协处理器负责信号采集和输出，将协处理器设计作为主处理器的外设，主处理器可以按操作自身存储空间的方式对协处理器进行操作，减少了两个处理器之间因为交换数据而产生的额外工作量，分工明确，系统响应速度快；并采用顶层模块加若干底层模块的设计思想，层次分明，并且在A/D模块的读取中采取状态机的方法进行，工作效率更高。

技术领域

本发明涉及一种基于ARM和FPGA架构的固定翼无人机的自动驾驶仪，属于嵌入式控制、无人机技术领域。

背景技术

自动驾驶仪是按技术要求自动控制飞行器轨迹的调节设备，对于无人飞机，它可以与其他导航设备配合完成规定的飞行任务。自动驾驶仪在现代飞行器上，特别是在微型飞行器或微型无人机上逐渐获得广泛应用。

现有的无人机自动驾驶仪一般是由一个微处理器作为CPU来对输入的各种信息进行处理，同时将处理结果输出到各外设接口，驱动外设工作，实现无人机自动驾驶。这些自驾仪采用的处理器一般是单片机，ARM或者DSP。这些自驾仪设计方案的缺点和不足之处在于使用单一处理器，对于信息的处理能力受到了限制，由于无人机的带载能力有限，多数自驾仪只采用了单处理器，这就导致了，单CPU既要采集处理各种传感器数据，还要对无人机的外设进行输出以进行稳定和导航的控制，单处理器要进行满负荷工作甚至超负荷工作，影响了系统的响应速度。

现有技术中也出现了一些用双处理器作为自驾仪处理器的例子，这样两个处理器之间的通讯就必须增加一个双口RAM来进行协调工作。由于双口RAM的操作本身就比较复杂，这样就使得自驾仪系统从软件和硬件上的逻辑结构都变得更加复杂，额外增加了处理器开销，系统的调试也变得困难。

现在的很多自驾仪采用成品的姿态获取器件，使自驾仪包含多个分离器件，体积较大，系统集成度不高，而且这些自驾仪控制软件中并未加入姿态解算算法，这就导致自驾仪不能对多传感器数据根据不同的环境情况进行融合优化，限制了自驾仪的适应性。

发明内容

为了解决以上现有技术中的不足，本发明提出了一种基于ARM 和FPGA架构的高度集成化的双处理器自驾仪。

本发明采用模块化的设计思路，整个系统包括处理器模块， FLASH模块，SDRAM模块，FPGA配置模块，传感器模块，A/D转换模块，舵机控制信号输出模块，遥控接收机模块，数传电台模块，GPS 接收机模块，串口可扩展模块，复位电路模块，系统供电模块。其中，处理器模块基于ARM和FPGA架构，包括主处理器ARM与协处理器 FPGA；传感器模块包括三轴角速率陀螺、三轴加速度计、动压传感器、静压传感器。

主处理器在系统中负责与无线电台的数据通信、无人机的控制计算、无人机的导航算法计算及与GPS接收机数据交换，包括串口通信模块、控制导航模块、解姿态解算模块、遥控量接收模块、传感器读取模块和控制量输出模块；串口通信模块和传感器读取模块的输出都分别连接至控制导航模块和姿态解算模块，姿态解算模块的输出与控制导航模块相连，控制导航模块和遥控量接收模块的输出分别与控制量输出模块相连。

自驾仪有手动控制和自动控制两种工作模式，通过判断接收机指定通道的值，以实现自驾仪在两种模式间的自由切换。在手动控制模式时，遥控量接收模块从FPGA获取接收机的控制量后，直接给到控制量输出模块，由控制量输出模块把PWM舵机控制信号输出到FPGA；在自动控制模式时，串口通信模块通过串口通信协议从串口读取数传电台和GPS接收机的数据，同时传感器读取模块也从FPGA获取传感器数据，姿态解算模块综合GPS数据和惯性传感器数据计算出无人机的姿态角，最终数据汇总到控制导航模块，计算出舵机的控制量，并由控制量输出模块输出给FPGA。本发明的串口可扩展模块提供可扩展的通信串口，以便于增加外设。