[发明专利]一种基于AMBA‑AHB总线的千兆网络控制电路

说明书

技术领域

本发明属于计算机网络领域，具体涉及一种基于AMBA-AHB总线的千兆网络控制电路。

背景技术

传统的以太网控制电路主要由MAC控制器和PHY收发器构成，但是随着总线传输速率及主机接口速率的不断提高，以太网控制电路内部模块大量增加，主要包括：PCIE模块、DMA模块、RISC模块、数据帧和帧描述符存储模块，存储管理模块、MAC控制器、PHY和SERDES收发器等，如何设计高效的架构将所有模块互联直接影响到整个电路的传输性能。

基于FPGA的千兆以太网控制器的设计与实现方法中，提出利用FPGA实现嵌入式千兆以太网的设计方案，完成了三速以太网MAC以及其通信链路的设计，各个模块通过拉线直连的方式进行信号传输，这种设计方法虽然实现简单，但会造成连线面积的增大，给电路后端设计的面积及功耗造成困难。

X_DSP中千兆以太网MAC控制器的设计与实现方法中，采用相互独立的数据通路与配置通路实现MAC控制器与上层逻辑的连接。数据通路中采用基于突发且可并行读写的AXI接口进行数据传输，保证接收、发送数据的高效传输；配置通路采用简化的AXI接口实现对MAC控制器中寄存器的读写操作；虽然在整个电路的内部实现中使用了高速和低速搭配的片内总线，但是MAC控制器等模块是挂在低速总线上，无法实现主机接口千兆的速率。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于AMBA-AHB总线的千兆网络控制电路，采用高效的架构将以太网控制电路的内部模块进行互连，通过该架构不仅使总线传输速率达到1Gbps、主机接口传输速率达到5GT/s，而且能够节约布线资源、减小芯片面积、降低芯片功耗。

本发明采用以下技术方案：

一种基于AMBA-AHB总线的千兆网络控制电路，其特征在于，包括PC机、AMBA-AHB总线模块、MAC控制器、变压器和光收发器，所述PC机经过DMA模块与所述AMBA-AHB总线模块连接，所述AMBA-AHB总线模块经过所述MAC控制器分两路，分别与所述变压器和光收发器连接，所述DMA模块还经过存储管理模块与所述MAC控制器连接；

所述PC机用于将上层协议需要发送的数据帧及描述符发送给千兆网络控制电路、将千兆网络控制电路输出的数据帧及返回的描述符转发给上层协议处理、通过PCIE接口对控制电路进行相应配置；

所述AMBA-AHB总线模块根据AHB总线协议完成主机对从机的访问，所述主机包括DMA模块，所述DMA模块用于根据PCIE的请求完成控制电路内部存储单元及配置信息的访问；

所述存储管理模块用于对片内的数据帧和帧描述符存储模块进行存储空间的分配和释放管理；

所述MAC控制器模块用于实现数据的封装与解封，以及媒体分配和竞争处理；

所述变压器用于增强信号；

所述光收发器用于将要发送的电信号转换成光信号发出，并将接收到的光信号转换成电信号输入到接收端。

进一步的，所述AMBA-AHB总线模块采用burst连续流水线方式访问所述从机，当主机收到从机给出的readyn信号为高时进行地址信号、数据信号及控制信号的更新，完整的读访问为3个时钟周期，完整的写访问为2个时钟周期，工作时钟频率为125MHz，数据位宽为64位。

进一步的，所述AMBA-AHB总线模块连接的主机还包括PCIE模块、RISC处理器模块，所述从机包括数据帧和帧描述符存储模块；所述PCIE模块设置在所述PC机和DMA模块之间，所述数据帧和帧描述符存储模块设置在所述AMBA-AHB总线模块和MAC控制器模块之间，用于对接收及发送通路的数据帧进行缓存，对与存储单元对应的描述符进行缓存。

进一步的，所述PCIE模块通过链路训练和所述主机建立链路，然后根据以太网控制电路和主板的访问请求进行数据帧及描述符的访问，以及寄存器的相互访问，实现PCIE Gen1×2和PCIE Gen2×1协议，所述RISC处理器模块根据程序加载命令对以太网控制电路的寄存器进行配置和相应存储单元进行访问，实现对片内产生中断的处理。

进一步的，所述数据帧和帧描述符存储模块的描述符包括发送描述符、接收描述符和返回描述符，每个存储单元均为双端口访问，一个端口挂在AMBA-AHB总线模块上作为从机，另一个端口通过直接拉线的方式访问，双端口均支持同时读写访问功能，由同步存储单元实现，工作时钟频率为125MHz，双口存储器的工作时钟频率相差180°，数据位宽为64位，在写访问过程中支持位使能。