[发明专利]半导体元件与其制造方法

说明书

一种半导体元件的制造方法，包含以下步骤。首先，形成磊晶层于基板上。然后，形成体区于磊晶层的上半部分。接着，形成第一沟渠于磊晶层中。之后，依序形成第一介电层、第二介电层以及第三介电层于磊晶层上，其中第三介电层形成第二沟渠，第二沟渠位于第一沟渠中。然后，形成屏蔽层于第二沟渠中。接着，移除第三介电层的上半部分，以使屏蔽层的上半部分凸出于第三介电层。之后，形成第四介电层覆盖于屏蔽层的上半部分。然后，形成栅极于第三介电层上。最后，形成源极于位于栅极之四周的磊晶层中。藉由上述结构设计，使半导体元件具有较高的崩溃电压、较低的导通电阻，并可有效降低制造成本。

技术领域

本发明涉及一种半导体元件与其制造方法。

背景技术

功率半导体仍是许多电力电子系统的主要元件。在现今功率半导体的应用领域中，能源使用效率的提升、耐压能力以及降低导通电阻的表现是非常重要的能力指标，其中功率元件特性能力提升与封装寄生电性减少为两大主要改善方向。

为了进一步改善功率半导体的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的功率半导体，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

发明内容

本发明的目的在于提供一种半导体元件与其制造方法，藉由适当的结构设计，使半导体元件具有较高的崩溃电压、较低的导通电阻。另外，利用特殊的制程(工艺)设计，将能有效降低制造成本。

根据本发明一实施方式，一种半导体元件的制造方法包含以下步骤。首先，形成磊晶(外延)层于基板上。然后，形成体区于磊晶层的上半部分。接着，形成第一沟渠于磊晶层中。之后，依序形成第一介电层、第二介电层以及第三介电层于磊晶层上，其中第三介电层形成第二沟渠，第二沟渠位于第一沟渠中。然后，形成屏蔽层于第二沟渠中。接着，移除第三介电层的上半部分，以使屏蔽层的上半部分凸出于第三介电层。之后，形成第四介电层覆盖于屏蔽层的上半部分。然后，形成栅极于第三介电层上。最后，形成源极于位于栅极的四周的磊晶层中。

于本发明的一或多个实施方式中，第四介电层为藉由热氧化屏蔽层而形成。

于本发明的一或多个实施方式中，屏蔽层的顶面的高度在体区顶面的高度与底面高度之间。

于本发明的一或多个实施方式中，形成栅极于第三介电层的步骤前，更包括移除第二介电层的上半部分。

于本发明的一或多个实施方式中，第四介电层的顶面设置高度大于磊晶层的顶面的设置高度。

根据本发明另一实施方式，一种半导体元件包含基板、磊晶层、体区、第三介电层、屏蔽层、第四介电层、栅极以及源极。磊晶层位于基板上。体区位于磊晶层的上半部分中。第三介电层设置于磊晶层的第一沟渠中，并形成第二沟渠。屏蔽层具有上半部分与下半部分，其中下半部分设置于第二沟渠内，上半部分凸出于第三介电层。第四介电层覆盖屏蔽层的上半部分。栅极设置于磊晶层中与第三介电层上，其中至少部分第四介电层设置于屏蔽层的上半部分与栅极之间。源极设置于位于栅极的四周的磊晶层中。

于本发明的一或多个实施方式中，至少部分该栅极位于该屏蔽层的该上半部分的上方。

于本发明的一或多个实施方式中，半导体元件更包含第一介电层与第二介电层。第一介电层设置于磊晶层与第三介电层之间，其中第一介电层的材质为二氧化硅。第二介电层设置于第一介电层与第三介电层之间，其中第二介电层的材质为氮化硅。

于本发明的一或多个实施方式中，第三介电层的材质为四乙氧基硅烷，第四介电层藉由热氧化屏蔽层形成。

于本发明的一或多个实施方式中，屏蔽层的顶面高度在体区的顶面高度与底面的高度之间。

于本发明的一或多个实施方式中，第四介电层的设置高度大于磊晶层的顶面的设置高度。