[发明专利]一种自动导出PCB线长并产生关系报表的方法

说明书

本发明公开了PCB设计领域中的一种自动导出PCB线长并产生关系报表的方法，建立整个项目信号时序等长的BUS，确认信号所有连接器件情况，对器件分支的XNET进行设定；链接产生XLS表并进行符号转换，产生信号的长度报表；对XLS内所有BUS建立不同列表，填写时序等长判定值。本发明对信号的快速提取性、准确性、快速修正性、可延用性等都得到解决，减少人工输入的错误，加快复查人员投入的时间，从而提高工作效率。

技术领域

本发明涉及PCB设计领域，具体的说，是涉及一种自动导出PCB线长并产生关系报表的方法。

背景技术

在PCB设计过程中，信号是否超出要求的长度值一直影响设计人员。所谓长度值超长,可以认为声音超出范围后产生失真，所以对于这个问题尽可能在布线的初期进行评估确认。但是PCB设计为协同完成的工作，为了加快初期布线速度，一般都会选择多人进行作业，这样就导致原来一人评估完成的内容有可能中途发生变化。这种变化如果到后期才发现问题，有可能会造成大面积的返工。

在以往的设计中，都以人工将所有时序等长信号提取到EXCEL中，然后进行信号数值的提取，并进行分支信号数值相加得到总长度，最后需要人工进行关系式的设定。这些工作在数据比较少的情况下对人工的考验较小，但是随着数据增加，如何确认信号名输入是否正确、数值相加是否正确、关系判定的设置是否正确等，这些都对评估工人提出较大的考验，无法准确判断会导致后期还需要其它人力再次投入进行反复检查和测试，进而影响了整个设计工作的进行。

上述缺陷，值得解决。

发明内容

为了克服现有的技术的不足，本发明提供一种自动导出PCB线长并产生关系报表的方法。

本发明技术方案如下所述：

一种自动导出PCB线长并产生关系报表的方法，其特征在于，建立整个项目信号时序等长的BUS，确认信号所有连接器件情况，对器件分支的XNET进行设定；链接产生XLS表并进行符号转换，产生信号的长度报表；对XLS内所有BUS建立不同列表，填写时序等长判定值。

根据上述方案的本发明，其特征在于，具体包括以下步骤：

步骤1、建立需要对整个项目信号时序等长的BUS处理，将信号时序都录入到ALLEGRO软件中；

步骤2、整理出所有信号串接电阻信号的关系，对上下拉电阻进行排除，保留对接电阻，并对电阻分支进行XNET设定；

步骤3、提取ALLEGRO的相关信息，再按相应的格式对XLS档进行输出，并对ALLEGRO的REPORT进行所有信号的长度输出，粘到EXCEL中，进行符号的替换，使其导出的信号名得到相应的长度信息；

步骤4、对信号和长度的信息进行分类处理，放置到EXCEL的各工作表中；

步骤5、进行信号分支和总NET的MAX、MIN长度，分支和总NET的误差数值的填写，而后产生ERROR和PASS两个判定来确认项目时序等长是否符合要求。

进一步的，在所述步骤1中，在BGA的PIN内提取BUS的信号，或者通过输入、输出连接器来提取BUS的信号；通过ALLEGRO下的EDIT-Property来框选需要的信号，选择ASSIGN_ROUTE_LAYER参数来设定BUS名。

进一步的，在所述步骤2中，对信号不是两个点产生NET长度，而是中途有分支产生NET的信号电阻进行XNET设定。

更进一步的，通过ALLEGRO下的Analyze-SI/EMI Sim-Model Assignment程序，并选择相应的电阻进行XNET设定。

进一步的，在所述步骤3中，运用SKILL的编程功能对ALLEGRO内的数据进行提取，将得到的数据输入到EXCEL中，而且对XLS档中数值相加，关系判定直接进行编入。