[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括第一区域，所述第一区域的所述半导体衬底上形成有第一伪栅极结构，所述第一伪栅极结构包括第一伪栅电极层；执行离子注入，以使所述第一伪栅电极层改性；使用干法刻蚀工艺去除所述第一伪栅电极层，以形成第一沟槽，所述第一沟槽的侧壁与底部垂直。本发明提供的半导体器件的制造方法，其中去除伪栅电极层以后所形成的沟槽的侧壁与底部垂直，避免了倾斜的侧壁所造成的拐角效应，从而提高了半导体器件的良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体工艺制程的节点达到28nm及以下时，用高k介电层/金属栅结构代替传统的氮氧化硅或氧化硅介质层/多晶硅栅结构被视为解决传统的栅结构所面临的问题的主要的甚至是唯一的方法，传统的栅结构所面临的问题主要包括栅漏电、多晶硅损耗以及由薄栅氧化硅介质层所引起的硼穿透。

对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极(gate-last)工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的界面层、高k介电层、覆盖层和伪栅电极层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述伪栅极结构中的伪栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层(work functionmetal layer)、阻挡层(barrier layer)和浸润层(wetting layer)等；最后进行金属栅极材料的填充，以在所述覆盖层上形成金属栅极结构。然而，采用后栅工艺形成的晶体管成品率损失严重。

因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括第一区域，所述第一区域的所述半导体衬底上形成有第一伪栅极结构，所述第一伪栅极结构包括第一伪栅电极层；

执行离子注入，以使所述第一伪栅电极层改性；

使用干法刻蚀工艺去除所述第一伪栅电极层，以形成第一沟槽，所述第一沟槽的侧壁与底部垂直。

示例性地，所述离子注入的注入源包括As、P和/或B。

示例性地，在所述执行离子注入的步骤之后，还包括执行热退火工艺的步骤。

示例性地，所述热退火工艺为激光退火和/或峰值退火。

示例性地，所述半导体衬底还包括第二区域，所述第二区域的所述半导体衬底上形成有第二伪栅极结构，所述第二伪栅极结构包括第二伪栅电极层，其中，所述第一区域为PMOS区域，所述第二区域为NMOS区域；所述离子注入的对象包括所述第一伪栅电极层和所述第二伪栅电极层。

示例性地，所述第一伪栅极结构和所述第二伪栅极结构的侧壁上形成有间隙壁。

示例性地，所述第一伪栅电极层的材料包括多晶硅。

示例性地，在去除所述第一伪栅电极层的步骤之后，还包括去除所述第二伪栅电极层，以形成第二沟槽的步骤，所述第二沟槽的侧壁与底部垂直。

示例性地，所述方法还包括：在所述第一沟槽和所述第二沟槽内形成金属栅极。

本发明提供的半导体器件的制造方法，其中去除伪栅电极层以后所形成的沟槽的侧壁与底部垂直，避免了倾斜的侧壁所造成的拐角效应，从而提高了半导体器件的良率。