[发明专利]一种报文处理的方法及装置

说明书

本文公布了一种报文处理的方法及装置，包括：加速器向一致性系统互联总线单元发送一致性写请求；所述一致性系统互联总线单元确认所述一致性写请求的相应数据是否在所述CPU的缓存，所述一致性写请求的相应数据在所述CPU的缓存时执行一致性处理；在完成所述一致性处理后，所述CPU从内存读取相应数据。本申请能够节省CPU维护cache一致性的开销，有效提高报文处理的速度。

技术领域

本发明涉及计算机技术领域，具体涉及一种报文处理的方法及装置。

背景技术

目前，在一个片上系统(SOC，System On Chip)中，通常外设或加速器会有自己维护的缓存空间，即不需要与CPU进行交互操作，这部分空间只需要软件在内存管理时分配，并把信息提供给加速器，由加速器自行管理。另一部分，则需要以共享内存的方式与CPU实现交互，即外设或加速器将描述符和报文写入内存，然后中断通知CPU处理。或者，CPU初始化描述符和报文，写入内存，通知外设或加速器读取。而在一个高性能的SOC中，CPU会使能缓存(cache)，这就使得每次CPU处理报文时，都需要考虑内存一致性问题。此外，CPU从内存读取加速器写入的报文前，需先无效对应的高速缓存块(cacheline)，然后才能获得内存里面最新的数据；同样，CPU将初始化的报文写入cache后，需将对应的高速缓存块清除(cacheline clean)到内存，这就使得CPU处理报文的性能受到限制。

针对相关技术中，CPU处理报文时需要维护cache一致性的开销，报文处理慢的技术问题，目前尚未提出有效的解决方案。

发明内容

为了解决上述技术问题，本发明实施例提供了一种对报文加速处理的实现装置及方法，能够在不影响原有加速器管理自己缓存的同时解决CPU处理报文开销大、速度慢的问题。

本发明实施例提供了：

一种报文处理的方法，包括：

加速器向一致性系统互联总线单元发送一致性写请求；

所述一致性系统互联总线单元确认所述一致性写请求的相应数据是否在所述CPU的缓存，所述一致性写请求的相应数据在所述CPU的缓存时执行一致性处理；

在完成所述一致性处理后，所述CPU从内存读取相应数据。

其中，所述加速器向一致性系统互联总线单元发送一致性写请求，包括：根据相应数据的内存属性，判断是否需要执行一致性处理；在需要执行一致性处理时，向一致性系统互联总线单元发送一致性写请求。

其中，所述一致性写请求的相应数据在所述CPU的缓存时执行一致性处理，包括：确认所述一致性写请求的相应数据在所述CPU的缓存时，一致性系统互联总线单元向所述CPU发送一致性写请求，所述CPU通过一致性系统互联总线单元将所述缓存中的相应数据回写入内存，之后所述一致性系统互联总线单元将所述加速器发过来的相应数据写入内存。

其中，所述加速器向一致性系统互联总线单元发送一致性写请求之后、所述CPU从内存读取相应数据之前，还包括：确认所述一致性写请求的相应数据不在所述CPU的缓存时，所述一致性互联总线直接将加速器发过来的相应数据写入内存。

其中，所述一致性写请求的相应数据为报文和描述符。

一种报文处理的方法，包括：

加速器向一致性系统互联总线单元发送一致性读请求；

所述一致性系统互联总线单元确认所述一致性读请求的相应数据是否在所述CPU的缓存，所述一致性读请求的相应数据在所述CPU的缓存时执行一致性处理；

在完成所述一致性处理后，加速器获取相应数据。