[发明专利]一种报文处理的方法及装置在审
| 申请号： | 201710475363.4 | 申请日： | 2017-06-21 |
| 公开（公告）号： | CN109101439A | 公开（公告）日： | 2018-12-28 |
| 发明（设计）人： | 刘怀霖 | 申请（专利权）人： | 深圳市中兴微电子技术有限公司 |
| 主分类号： | G06F12/0815 | 分类号： | G06F12/0815;G06F12/0893 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 孙敬霞;李丹 |
| 地址： | 518055 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 报文处理 写请求 缓存 一致性处理 互联总线 单元发送 内存读取 加速器 申请 维护 | ||
1.一种报文处理的方法，包括：
加速器向一致性系统互联总线单元发送一致性写请求；
所述一致性系统互联总线单元确认所述一致性写请求的相应数据是否在所述CPU的缓存，所述一致性写请求的相应数据在所述CPU的缓存时执行一致性处理；
在完成所述一致性处理后，所述CPU从内存读取相应数据。
2.根据权利要求1所述的方法，其特征在于，
所述加速器向一致性系统互联总线单元发送一致性写请求，包括：根据相应数据的内存属性，判断是否需要执行一致性处理；在需要执行一致性处理时，向一致性系统互联总线单元发送一致性写请求。
3.根据权利要求1所述的方法，其特征在于，所述一致性写请求的相应数据在所述CPU的缓存时执行一致性处理，包括：
确认所述一致性写请求的相应数据在所述CPU的缓存时，一致性系统互联总线单元向所述CPU发送一致性写请求，所述CPU通过一致性系统互联总线单元将所述缓存中的相应数据回写入内存，之后所述一致性系统互联总线单元将所述加速器发过来的相应数据写入内存。
4.根据权利要求1所述的方法，其特征在于，所述加速器向一致性系统互联总线单元发送一致性写请求之后、所述CPU从内存读取相应数据之前，还包括：
确认所述一致性写请求的相应数据不在所述CPU的缓存时，所述一致性互联总线直接将加速器发过来的相应数据写入内存。
5.根据权利要求1至4任一项所述的方法，其特征在于，
所述一致性写请求的相应数据为报文和描述符。
6.一种报文处理的方法，包括：
加速器向一致性系统互联总线单元发送一致性读请求；
所述一致性系统互联总线单元确认所述一致性读请求的相应数据是否在所述CPU的缓存，所述一致性读请求的相应数据在所述CPU的缓存时执行一致性处理；
在完成所述一致性处理后，加速器获取相应数据。
7.根据权利要求6所述的方法，其特征在于，
所述加速器向一致性系统互联总线单元发送一致性读请求，包括：根据相应数据的内存属性，判断是否需要执行一致性处理；在需要执行一致性处理时，向一致性系统互联总线单元发送一致性读请求。
8.根据权利要求6所述的方法，其特征在于，所述一致性读请求的相应数据在所述CPU的缓存时执行一致性处理，包括：
确认所述一致性读请求的相应数据在所述CPU的缓存时，一致性系统互联总线单元向所述CPU发送一致性读请求，所述CPU将所述缓存中的相应数据通过所述一致性系统互联总线单元返回给加速器。
9.根据权利要求6所述的方法，其特征在于，所述加速器向一致性系统互联总线单元发送一致性读请求之后、所述加速器获取相应数据之前，还包括：
确认所述一致性读请求的相应数据不在所述CPU的缓存时，所述一致性互联总线将所述加速器发过来的一致性读请求发送给内存，加速器从所述内存中获取相应数据。
10.根据权利要求6至9任一项所述的方法，其特征在于，
所述一致性读请求为描述符的一致性读请求，所述一致性读请求的相应数据为描述符；和/或，
所述一致性读请求为报文的一致性读请求，所述一致性读请求的相应数据为报文。
11.根据权利要求10所述的方法，其特征在于，
在所述加速器获取的相应数据为描述符时，所述加速器再根据所述描述符内提供的插入报文地址，继续发送相应报文的一致性读请求并获取相应报文。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司，未经深圳市中兴微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710475363.4/1.html，转载请声明来源钻瓜专利网。
