[发明专利]用于对齐寄存器的系统、装置和方法

说明书

说明了用于在计算机处理器中执行对齐指令的系统、装置和方法的实施例。在一些实施例中，对齐指令的执行使得两个串接源的数据元素的选择性存储存储在目的地中。

本申请是2012年03月29日提交的申请号为201280026790.X的同名专利申请的分案申请。

技术领域

本发明的领域一般涉及计算机处理器体系结构，尤其涉及当被执行时引起特定结果的指令。

背景技术

随着处理器的单指令多数据(SIMD)宽度增加，应用程序开发者(和编译器)越来越难以充分使用SIMD硬件，因为数据元素不会自然地与全矢量的大小对齐并且通常产生高速缓冲存储行分裂，其中存储器参考位于高速缓冲存储器层级的两个不同行上。常规地，处理高速缓冲存储行分裂涉及到：检测高速缓冲存储行分裂状态，进行两次不同的TLB查找，进行两次高速缓冲存储行存取，以及因此使用两个独立的存储器端口，和/或使用专用逻辑在来自存储器途中合并来自两个连续高速缓冲存储行的数据片。

发明内容

根据本公开的一方面，提供了一种在计算机处理器中执行对齐指令的方法，包括：取出所述对齐指令，其中所述对齐指令包括写屏蔽操作数、目的地操作数、第一源操作数、第二源操作数和偏移值；对所取出的对齐指令进行解码；通过如下操作来执行经解码的对齐指令：将所述第一源操作数的第一多个数据元素和所述第二源操作数的第二多个数据元素串接，基于所述偏移值将串接的数据元素向右移位，以及基于写屏蔽的相应位来确定对于所述写屏蔽的多个最低有效位中的每个位，确定该位是否指示向右移位的、串接的数据元素中的哪些相应数据元素将被存储在目的地的相应位置上；以及将所述向右移位的、串接的数据元素中的已被确定为应当存储到所述目的地的那些数据元素存储在所述目的地中的所述相应位置上。

根据本公开的另一方面，提供了一种执行对齐指令的方法，包括：响应于对齐指令，所述对齐指令包括第一源操作数、和第二源操作数、目的地操作数、写屏蔽操作数和偏移的对齐指令，将所述第一源操作数的第一数据元素集合与所述第二源操作数的第二数据元素集合串接；将串接的数据元素向右移位X数据元素，其中X是在所述对齐指令中提供的立即数值；以及对于写屏蔽的第一位位置，确定所述第一位位置是否指示经移位的、串接的数据元素中的相应数据元素将被存储在目的地的相应位置上，当所述写屏蔽的所述第一位位置指示所述经移位的、串接的数据元素中的所述相应数据元素应当被存储时，将所述经移位的、串接的数据元素中的所述相应数据元素存储在所述目的地中的相应位置上，并且当所述写屏蔽的所述第一位位置指示其相应数据元素不应被存储在所述目的地中时，不对所述目的地中的所述相应位置上的数据元素进行处理。

根据本公开的另一方面，提供了一种执行对齐指令的装置，包括：硬件解码器，其用于对对齐指令进行解码，其中所述对齐指令包括写屏蔽操作数、目的地操作数、第一源操作数、第二源操作数和偏移值；执行逻辑，用于：将所述第一源操作数的第一多个数据元素和所述第二源操作数的第二多个数据元素串接，基于所述偏移值将串接的数据元素向右移位，基于所述写屏蔽的相应位来确定对于所述写屏蔽的多个最低有效位中的每个位，确定该位是否指示向右移位的、串接的数据元素中的哪些相应数据元素将被存储到所述目的地的相应位置上，以及将所述向右移位的、串接的数据元素中的已被确定为应当存储到所述目的地的那些数据元素存储在所述目的地中的所述相应位置上。

附图说明

在附图中通过举例的方式而不是限制的方式阐述了本发明，其中相似的附图标记表示相似的元件，并且其中：

图1描绘了ALIGN(对齐)指令的示例性执行。

图2描绘了ALIGN指令的示例性执行。

图3描绘了ALIGN指令的示例性执行。

图4示出了通过在处理器中执行对齐指令而对齐来自两个源的数据以及将该对齐存储到目的地位置的方法的实施例。

图5示出了用于处理对齐指令的方法的实施例。