[发明专利]一种基于SoC支持RS232和RS485接口标准组设备的装置

权利要求书

1.一种基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，它包括：

SoC内部PS单元的处理器模块，以及PS单元自带的一个UART控制器；

SoC内部的PL单元；

SoC内部PS单元和PL单元之间通过AXI总线接口相连；

SoC内部PS单元和PL单元之间的EMIO数据接口，EMIO数据接口上定义PS_UART_TX，PS_UART_RX，PS_UART_RTSN信号；

在PL单元内部新设计了两个模块，一个是AXI协议解析模块，一个是UART总线控制模块；

所述UART总线控制模块通过LVCOMS/RS485电平转换芯片与RS485接口设备相连；

所述UART总线控制模块通过LVCOMS/RS232电平转换芯片与RS232接口设备相连。

2.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：

AXI总线的读写地址总线(RW_ADDR)的数据位宽是32bit；读数据总线(RD_DATA)的数据位宽是32bit、写数据总线(WR_DATA)的数据位宽是32bit。

3.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：

在AXI协议解析模块中给UART总线控制模块定义一个控制寄存器UART_SEL，这个寄存器地址是0x00000090，数据位宽是3bit(UART_SEL[2:0])，UART_SEL控制UART总线控制模块的通道选择。

4.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，所述AXI协议解析模块：

等待PS通过AXI总线发送过来的握手信号(Handshake)；

判断地址总线的数据是否是0x00000090；

如果地址总线的数据是0x00000090，则继续根据握手信号判断当前是写操作还是读操作；

如果是写操作且RW_ADDR地址总线的数据是0x00000090，把WR_DATA的低3bit数据赋值给UART_SEL；

如果是读操作且RW_ADDR地址总线的数据是0x00000090，把UART_SEL赋值给RD_DATA的低3bit，高29bit数据赋值为0。

5.根据权利要求1所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：

所述UART总线控制模块根据PS单元通过AXI总线控制模块的UART_SEL信号决定PS单元和PL单元之间的UART总线连接到2个RS485总线设备和1个RS232总线设备中的一个。

6.根据权利要求5所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于：

PS单元的控制软件根据系统工作需求，决定当前PS单元的UART控制器与3个外部设备中的一个进行通信；

PS单元通过AXI总线和AXI协议解析模块控制UART_SEL寄存器的具体数值；

UART总线控制模块根据UART_SEL控制信号的数值，把UART控制器的数据总线与对应的外部设备数据总线连接；

UART控制器和外部设备之间需要通过LVCOMS/RS232和LVCOMS/RS485电平转换芯片进行电平转换。

7.根据权利要求5所述的基于SoC支持RS232和RS485接口标准组设备的装置，其特征在于，所述UART总线控制器模块：

当PS单元的UART控制器作为主控制器需要操作外部设备时，UART_SEL控制信号决定PS的UART控制器和外部3个外部设备中的一个进行通信。