[发明专利]一种多体并行S盒的电路结构

说明书

本发明提出了一种多体并行S盒的电路结构，用以解决现有并行S盒电路结构成本高、初始化时间长的问题；包括存储模块和多路选择器模块，存储模块包括数据输入端Data、地址输入端Addr和写使能输入端Wr和k个数据位宽为m比特的数据输出端；多路选择器模块包括有k个数据位宽为m比特的数据输入通道、t个数据位宽为n比特的通道选择输入端、t个数据位宽为m比特的S盒数据输出端，数据输入通道分别与存储模块的数据输出端相连接。本发明实现了多个S盒随机并行访问，能够一次进行多个S盒替换操作，节省大量的存储器资源，仅需要对存储器进行一次S盒内容加载，就实现对多个相同S盒的初始化，节省存储器的加载时间。

技术领域

本发明涉及密码芯片集成电路设计的技术领域，具体涉及一种多体并行S盒的电路结构，实现多个S盒并行工作。

背景技术

S盒是对称密码算法中一个重要的组件，它是有限域上一个有n比特输入、m比特输出的非线性函数。由于S盒是一个复杂的非线性函数，所以在实用分组密码中S盒的尺寸一般不能太大，不超过8比特输入、8比特输出的形式最为常见。在分组密码中，通常将多个S盒并联起来使用。例如，高级加密标准算法AES中使用了16个8-8大小的S盒，中国加密标准算法SM4中使用了4个8-8大小的S盒。通常一个分组密码算法中使用的S盒是相同的。

在安全性要求高的应用领域中，通常需要使用多种密码算法。另外，为了满足快速加解密的性能要求，常采用可重构的密码处理器或者面向密码应用的专用处理器等硬件平台来实现对多种密码算法的快速处理。由于同一个密码算法中需要使用多个S盒并行工作，而不同密码算法中使用的S盒可能并不相同。因此，需要这些硬件平台能够支持多种S盒的高效并行工作。

在S盒的硬件电路结构实现方式上，目前主要有两种方式：一种是根据S盒的数学表达式采用门级逻辑电路来实现，这种方式只适合固定内容的S盒，当有多种S盒时，需要提前将这些S盒都以硬件电路形式实现，因此，无法用于需要支持S盒内容可变情形。另一种是基于查找表的实现方式，这种方式是将S盒的所有输出值直接存放在存储器中，如果S盒是一个n比特输入、m比特输出的S盒，则存储器有2ⁿ个存储单元构成，这些存储单元依次编号为0、1、2、……、2ⁿ -1，第i号存储单元中存放当S盒的输入值为i时S盒对应的输出值，且0≤i≤2ⁿ -1。