[发明专利]用于智能存储器接口的方法和设备有效
申请号: | 201710384433.5 | 申请日: | 2017-05-26 |
公开(公告)号: | CN107545914B | 公开(公告)日: | 2023-07-25 |
发明(设计)人: | C.H.郑 | 申请(专利权)人: | 太浩研究有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C11/413 |
代理公司: | 北京泛华伟业知识产权代理有限公司 11280 | 代理人: | 王勇 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 智能 存储器 接口 方法 设备 | ||
1.一种存储器结构,所述存储器结构包括:
包括多个存储器存储体的存储体组,每个存储器存储体具有一个读取端口和一个写入端口;以及
端口仿真电路模块,所述端口仿真电路模块为所述存储体组提供组读取/写入端口和组读取端口;
其中,在从所述组读取/写入端口接收到用于将新数据写入到目标条目的数据写入命令之后,所述端口仿真电路模块读取所述目标条目的先前数据。
2.根据权利要求1所述的存储器结构,其中所述端口仿真电路模块包括:
端口仿真控制电路,所述端口仿真控制电路接收包括针对所述组读取/写入端口的第一地址和针对所述组读取端口的第二地址的控制信号。
3.根据权利要求2所述的存储器结构,其中所述端口仿真控制电路包括命令解码路径电路。
4.根据权利要求3所述的存储器结构,其中所述端口仿真电路模块还包括:
针对所述组读取/写入端口的第一数据路径电路,其中所述第一数据路径电路接收写入数据并且输出第一读取数据;以及
针对所述组读取端口的第二数据路径电路,其中所述第二数据路径电路输出第二读取数据。
5.根据权利要求4所述的存储器结构,其中所述第一数据路径电路包括用于原子操作的电路。
6.根据权利要求5所述的存储器结构,其中所述用于原子操作的电路包括二进制加法器逻辑、布尔运算逻辑、比较逻辑和数据交换逻辑。
7.根据权利要求1所述的存储器结构,其中当与从所述组读取端口接收到的数据读取命令存在存储体冲突时,所述端口仿真电路模块重建通过从所述组读取/写入端口接收到的数据读取命令所请求的数据。
8.根据权利要求7所述的存储器结构,其中通过从所述组读取/写入端口接收到的所述数据读取命令所请求的所述数据通过从所述存储体组中的所有其他存储器存储体中的相同地址读取数据来重建。
9.根据权利要求1所述的存储器结构,其中,在从所述组读取/写入端口接收到用于将所述新数据写入到所述目标条目的所述数据写入命令之后,所述端口仿真电路模块也计算更新的奇偶性并且将所述更新的奇偶性写入到所述存储体组的奇偶性存储体中的对应条目中。
10.一种从权利要求1-9中任一项所述的存储器结构读取数据的方法,所述方法包括:
接收从所述存储体组的读取/写入端口请求在指定的存储器存储体中的读取地址处的数据的数据读取;
确定所述指定的存储器存储体具有来自所述存储体组的读取端口的冲突数据读取;
从所述存储体组中的所有其他存储器存储体中的所述读取地址读取数据;以及
使用从所有所述其他存储器存储体中的所述读取地址读取的所述数据来重建在所述指定的存储器存储体中的所述读取地址处的所述数据。
11.一种从权利要求1-9中任一项所述的存储器结构读取数据的设备,所述设备包括:
用于接收从所述存储体组的读取/写入端口请求在指定的存储器存储体中的读取地址处的数据的数据读取的装置;
用于确定所述指定的存储器存储体具有来自所述存储体组的读取端口的冲突数据读取的装置;
用于从所述存储体组中的所有其他存储器存储体中的所述读取地址读取数据的装置;以及
用于使用从所有所述其他存储器存储体中的所述读取地址读取的所述数据来重建在所述指定的存储器存储体中的所述读取地址处的所述数据的装置。
12.一种计算机可读介质,存储有计算机程序,所述计算机程序可被处理器执行以实现权利要求10所述的读取数据的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于太浩研究有限公司,未经太浩研究有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710384433.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:摄像装置的主架结构及摄像装置
- 下一篇:多功能鼻咽通气道