[发明专利]设计集成电路的计算机实现的方法

说明书

本专利申请要求于2016年5月26日提交到韩国知识产权局的第10-2016-0064937号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用全部包含于此。

技术领域

发明构思的实施例涉及一种集成电路，更具体地，涉及一种设计集成电路的计算机实现的方法以及一种制造半导体装置的方法。

背景技术

设计半导体集成电路是将与芯片有关的行为模型(其描述将要由半导体系统执行的操作)转换成描述半导体系统的组件之间的连接的具体结构模型的工艺。随着半导体工艺技术的发展，工艺精度已经提高。也就是说，集成电路的金属间距已经减小。相应地，使用自对准通孔(SAV)形成工艺来形成通孔。随着通孔尺寸也已经减小，由于通孔的关键尺寸的改变造成的通孔电阻的变化已经逐渐增加。

根据现有技术，通孔电阻被描述为单个固定值。详细地说，将金属最小关键尺寸(CD)的最差情况的通孔电阻施用到每个通孔。这里，当使用自对准通孔(SAV)工艺形成通孔时，施用最差情况的通孔电阻而不管因金属CD的改变而导致的通孔CD的改变(这使通孔电阻改变)，这使仿真结果的准确性降低。另外，由于金属和虚设金属之间的间隔，导致SAV工艺可能造成通孔电阻的差异。施用最差情况的通孔电阻而不管由于金属的间隔的改变造成的通孔电阻的改变，这使仿真结果的准确性降低。

发明内容

根据发明构思的实施例，提供了一种设计集成电路的计算机实现方法，所述方法包括：接收第一数据，所述第一数据包括集成电路中的通孔的多个电阻值，其中，基于连接到通孔的导线的宽度和在导线与相邻的导线之间的间隔中的至少一种来限定所述多个电阻值中的每个；接收第二数据，所述第二数据包括集成电路的布图的物理特性；由处理器基于第一数据和第二数据从所述多个电阻值提取布图的通孔电阻。

根据发明构思的另一实施例，提供了一种设计集成电路的计算机实现方法，所述方法包括：基于集成电路中的连接到通孔的导线的物理特性由处理器限定针对通孔的寄生元素的多个特性值；生成通孔的寄生元素文件，其中，寄生元素文件包括所述多个特性值；输出寄生元素文件。

根据发明构思的另一实施例，提供了一种设计集成电路的计算机实现的方法，所述方法包括：接收包括针对集成电路中的一个通孔的多个特性值的参数数据；接收包括针对集成电路的布图中包括的各种图案的物理特性或几何特性的布图数据，其中，布图数据包括布图中包括的导线的宽度值和间隔值；由处理器从参数数据和布图数据提取寄生元素；输出寄生描述文件，寄生描述文件包括形成集成集成电路的一个网的导线和通孔中的每种的寄生电阻和寄生电容。

附图说明

图1是根据发明构思的实施例的制造半导体装置的方法的流程图。

图2是根据发明构思的实施例的集成电路中包括的布线结构的示意性结构图。

图3和图4示出根据发明构思的一些实施例的集成电路设计系统。

图5是根据发明构思的实施例的集成电路设计方法的流程图。

图6是根据发明构思的实施例的寄生提取操作的详细流程图。

图7是根据发明构思的实施例的时序分析操作的详细流程图。

图8是根据发明构思的实施例的设计集成电路的方法的流程图。

图9示出根据发明构思的实施例的集成电路中包括的布线结构。

图10是示出根据发明构思的实施例的根据连接到通孔的上导线和下导线的宽度和间隔的通孔电阻的表。

图11A至图11C示出根据发明构思的实施例的集成电路布图。

图12示出根据发明构思的实施例的第一技术文件。

图13A至图13C示出根据发明构思的实施例的集成电路布图。

图14示出根据发明构思的实施例的第二技术文件。

图15示出根据发明构思的实施例的第三技术文件。

图16示出根据发明构思的实施例的测试操作中使用的被测装置(DUT)。

图17A至图17C示出根据发明构思的实施例的测试操作中使用的实验设计(DOE，design of experiments)。

图18是根据发明构思的实施例的集成电路布图。

图19是示出根据发明构思的实施例的存储介质的框图。

图20是根据发明构思的实施例的计算系统的框图。

具体实施方式

图1是根据发明构思的实施例的制造半导体装置的方法的流程图。