[发明专利]时钟信号调整方法及装置、视频监控系统

权利要求书

1.一种时钟信号调整装置，其特征在于，所述时钟信号调整装置包括现场可编程逻辑门阵列FPGA，所述FPGA包括：处理单元和高速串行收发器SERDES，所述SERDES包括相位插值器PI，所述处理单元与所述PI相连接，

所述处理单元用于对绑定数据进行分离得到视频数据和用于描述第一时钟信号的第一时钟数据；

所述PI用于获取第二时钟信号；

所述处理单元还用于根据恢复倍数对所述第一时钟数据进行恢复处理，得到与所述第一时钟信号相关的第三时钟信号，所述第一时钟信号的频率为所述第三时钟信号的频率的x倍，所述x为所述恢复倍数，所述x＞1；

所述处理单元还用于根据所述第三时钟信号和所述恢复倍数，控制所述PI对所述第二时钟信号进行调整，使得所述PI上的第二时钟信号变为：与所述第一时钟信号频率同步的同步时钟信号。

2.根据权利要求1所述的时钟信号调整装置，其特征在于，所述处理单元包括：依次连接的解复合DEMUX模块、低频时钟恢复LCR模块以及动态相位插值控制DCPI模块，

所述DEMUX模块用于对所述绑定数据进行分离得到所述视频数据和所述第一时钟数据；所述LCR模块用于所述处理单元根据恢复倍数对所述第一时钟数据进行恢复处理，得到所述第三时钟信号；所述DCPI模块用于所述处理单元根据所述第三时钟信号和所述恢复倍数，控制所述PI对所述第二时钟信号进行调整。

3.根据权利要求2所述的时钟信号调整装置，其特征在于，所述处理单元还包括：先入先出队列FIFO模块，所述FIFO模块分别与所述DEMUX模块以及所述DCPI模块相连接，

所述DEMUX模块还用于将所述视频数据缓存在所述FIFO模块中；

所述FIFO模块用于向所述DCPI模块发送所述FIFO模块的当前占用容量；

所述DCPI模块还用于根据所述当前占用容量、预设高容量和预设低容量的大小，控制所述PI改变对第二时钟信号的调整速度，其中，在所述当前占用容量大于所述预设高容量时，所述DCPI模块控制所述PI加快对所述第二时钟信号的调整速度，在所述当前占用容量小于所述预设高容量时，所述DCPI模块控制所述PI减慢对所述第二时钟信号的调整速度。

4.根据权利要求3所述的时钟信号调整装置，其特征在于，所述DCPI模块包括：第一除法子模块、第二除法子模块和调制子模块，所述第一除法子模块和所述第二除法子模块均与所述调制子模块相连接，所述LCR模块与所述第一除法子模块相连接，所述PI分别与所述第二除法子模块和所述调制子模块相连接，

所述LCR模块还用于向所述第一除法子模块输出第三时钟信号；

所述第一除法子模块用于对所述第三时钟信号进行第一除法分频处理得到第一信号，并将所述第一信号输入所述调制子模块；

所述PI还用于向所述第二除法子模块输出所述第二时钟信号；

所述第二除法子模块用于对所述第二时钟信号进行第二除法分频处理得到第二信号，并将所述第二信号输入所述调制子模块，所述第三时钟信号的频率为所述第一信号的频率的m倍，所述第二时钟信号的频率为所述第二信号的频率的n倍，则n＝m*x；

所述调制子模块用于根据所述第一信号与所述第二信号的初始频率差，确定用于指示目标频率差的调制信号，并向所述PI输入所述调制信号，当所述初始频率差为零时，所述目标频率差为零，当所述初始频率差不为零时，所述目标频率差小于或等于所述初始频率差；

所述PI还用于在所述调制信号所指示的目标频率差不为零时，根据所述调制信号，将所述第二时钟信号的频率调整所述目标频率差，并向所述第二除法子模块输出调整后的第二时钟信号；

所述PI还用于在所述调制信号所指示的目标频率差为零时，停止对所述第二时钟信号的调整。