[发明专利]移位寄存器及其驱动方法和栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括信号输入端、复位端、第一时钟输入端、第二时钟输入端、控制端和信号输出端，所述控制端包括第一控制端和第二控制端，还包括：

节点控制单元，分别与所述信号输入端、复位端、第二时钟输入端连接，用于控制上拉节点和下拉节点的电位；

栅极信号输出单元，分别与所述第一时钟输入端、上拉节点、下拉节点和信号输出端连接，用于在所述第一时钟输入端、上拉节点和下拉节点的控制下，控制所述信号输出端输出栅极驱动信号；所述栅极信号输出单元包括第八晶体管，所述第八晶体管的栅极与下拉节点连接，第一极与所述信号输出端连接，第二极与阈值电压控制单元连接，所述第八晶体管用于在下拉节点为高电平时开启，对信号输出端放电，将信号输出端的电位拉低至低电平输入端的低电平；阈值电压控制单元，分别与所述控制端、下拉节点和栅极信号输出单元连接，用于在所述控制端和下拉节点的控制下，消除所述栅极信号输出单元中噪声消除晶体管的阈值电压漂移；所述阈值电压控制单元包括第九晶体管、第十晶体管和第二电容，其中，

所述第九晶体管，栅极与所述第二控制端连接，第一极与上拉节点连接，第二极与所述栅极信号输出单元连接，所述第九晶体管用于在第二控制端的输入信号由低电平变为高电平时开启；

所述第十晶体管，栅极与所述第一控制端连接，第一极与低电平输入端连接，第二极与所述第九晶体管的第二极连接，所述第十晶体管用于在第一控制端的输入信号由高电平变为低电平时关断，使下拉节点的高电平对第二电容充电；

所述第二电容，第一端与所述第九晶体管的第二极连接，第二端与低电平输入端连接，所述第二电容用于在第九晶体管开启时，利用下拉节点的高电平进行充电，使栅极信号输出单元中的第八晶体管的第一极与第二极两端达到电压平衡，消除第八晶体管的阈值电压漂移。

2.根据权利要求1所述的移位寄存器，其特征在于，所述节点控制单元包括上拉节点控制单元和下拉节点控制单元，其中，

所述上拉节点控制单元，分别与所述信号输入端、复位端、上拉节点和下拉节点连接，用于当所述信号输入端的输入信号为高电平时，控制上拉节点的电位为高电平；还用于当所述复位端的输入信号为高电平时，控制上拉节点的电位为低电平；

所述下拉节点控制单元，分别与所述第二时钟输入端、上拉节点和下拉节点连接，用于当上拉节点的电位为高电平时，控制下拉节点的电位为低电平；还用于当所述第二时钟输入端的输入信号为高电平时，控制下拉节点的电位为高电平。

3.根据权利要求2所述的移位寄存器，其特征在于，所述上拉节点控制单元包括第一晶体管、第二晶体管和第七晶体管，其中，

所述第一晶体管，栅极和第一极与所述信号输入端连接，第二极与上拉节点连接；

所述第二晶体管，栅极与所述复位端连接，第一极与上拉节点连接，第二极与低电平输入端连接；

所述第七晶体管，栅极与下拉节点连接，第一极与上拉节点连接，第二极与低电平输入端连接。

4.根据权利要求3所述的移位寄存器，其特征在于，

所述第一晶体管用于在信号输入端的输入信号为高电平时开启，将上拉节点的电位拉高，对栅极信号输出单元中的第一电容进行充电；所述第二晶体管用于在复位端的输入信号为高电平时开启，对上拉节点放电，将上拉节点的电位拉低至低电平输入端的低电平；所述第七晶体管用于在下拉节点为高电平时开启，对上拉节点放电，将上拉节点的电位拉低至低电平输入端的低电平。

5.根据权利要求2所述的移位寄存器，其特征在于，所述下拉节点控制单元包括第五晶体管和第六晶体管，其中，

所述第五晶体管，栅极与上拉节点连接，第一极与下拉节点连接，第二极与低电平输入端连接；

所述第六晶体管，栅极和第二极与所述第二时钟输入端连接，第一极与下拉节点连接。

6.根据权利要求5所述的移位寄存器，其特征在于，

所述第五晶体管用于在上拉节点为高电平时开启，将下拉节点的电位拉低至低电平输入端的低电平；在上拉节点为低电平时关断，使下拉节点保持高电平；所述第六晶体管用于在第二时钟输入端的输入信号为高电平时开启，将下拉节点拉高至高电平。