[发明专利]数据反相电路

说明书

根据实施例的数据反相电路可以包括数据输入电路和反相锁存电路。数据输入电路可以通过锁存输入数据来输出锁存数据，通过对锁存数据和标志数据执行逻辑运算来执行数据反相，产生选择性反相数据，以及通过将选择性反相数据对准来输出由多个比特组成的数据。反相锁存电路可以通过锁存反相数据来产生标志数据。

相关申请的交叉引用

本申请要求2016年11月21日提交的申请号为10-2016-0155117的韩国专利申请的优先权，其公开通过引用整体合并于此。

技术领域

本公开的实施例一般而言可以涉及一种数据反相电路，更具体地，涉及一种在降低功耗的同时尺寸更小的数据总线反相电路。

背景技术

半导体集成电路(IC)可以包括响应于来自中央处理单元(CPU)或图形处理单元(GPU)的控制信号而在其中储存数据的半导体存储器件。可以影响半导体IC(诸如主存储器或图形存储器)的性能的因素之一是数据处理速度。

可以降低半导体IC的功耗的各种技术的示例可以包括数据总线反相电路。例如，当在写入操作期间的控制器或在读取操作期间的半导体存储器件正在发送数据时，如果在数据字节中具有“0”(逻辑低值)的比特的数量为5或更多，则数据总线反相电路将整个字节反相。相反，如果在数据字节中至少五个比特为“1”(逻辑高值)，则数据总线反相电路不会将数据字节反相。

半导体存储器件在写入操作期间通过数据总线接收数据，并且通过全局输入/输出(I/O)线传输数据。然而，如果由数据总线反相电路在全局I/O线处转换的信号的总数增加，则可以产生不必要的切换电流。因此，在通过使用数据总线反相电路发送数据时，重要的是将转换的信号的总数最小化以减少传输(Tx)通道的切换电流。

发明内容

根据本公开的实施例，数据反相电路可以包括数据输入电路和反相锁存电路。数据输入电路可以通过锁存输入数据来输出锁存数据，通过对锁存数据和标志数据执行逻辑运算来执行数据反相，产生选择性反相数据，以及通过将选择性反相数据对准来输出由多个比特组成的数据。反相锁存电路可以通过锁存反相数据来产生标志数据。

根据本公开的实施例，数据反相电路可以包括锁存电路、数据总线反相电路、对准电路以及驱动电路。锁存电路可以通过响应于第一数据选通信号锁存输入数据来输出第一锁存数据，响应于第二数据选通信号来锁存输入数据，以及输出第二锁存数据，第二数据选通信号是第一数据选通信号的反相信号。数据总线反相电路可以通过对第一锁存数据和第一标志数据执行逻辑运算来输出第一选择性反相数据，以及通过对第二锁存数据和第二标志数据执行逻辑运算来输出第二选择性反相数据。对准电路可以与第一数据选通信号同步地将第一选择性反相数据对准，通过与第二数据选通信号同步来将第二选择性反相数据对准，以及响应于选通信号来输出对准的数据。驱动电路可以与使能信号同步地驱动对准的数据，以及输出由多个比特组成的数据。

附图说明

图1是图示根据本公开的实施例的输入缓冲电路的示例的示图。

图2是图示图1的对准电路的示例的示图。

图3是图示根据本公开的实施例的数据反相电路的操作的示例的时序图。

图4是图示根据本公开的实施例的包括数据反相电路的电子系统的应用示例的示图。

图5是图示使用根据本公开的实施例的半导体器件的存储系统的示例的示图。

具体实施方式

现在将详细参考本公开的实施例，在附图中示出其示例。只要有可能，在整个附图中使用相同的附图标记来指代相同或相似的部分。

图1是图示根据本公开的实施例的输入缓冲电路的示例的示图。