[发明专利]数据反相电路

权利要求书

1.一种数据反相电路，包括：

数据输入电路，被配置为通过锁存输入数据来输出锁存数据，通过对锁存数据和标志数据执行逻辑运算来执行数据反相，产生选择性反相数据，以及通过将选择性反相数据对准来输出由多个比特组成的数据；以及

反相锁存电路，被配置为通过锁存反相数据来产生标志数据，

其中，数据输入电路被配置为在选择性反相数据被产生后将选择性反相数据对准。

2.根据权利要求1所述的数据反相电路，其中，数据反相电路包括多个数据输入电路，反相锁存电路由所述多个数据输入电路共享。

3.根据权利要求1所述的数据反相电路，其中，数据输入电路包括：

锁存电路，被配置为响应于数据选通信号来锁存输入数据，以及输出第一锁存数据和第二锁存数据；

数据总线反相电路，被配置为通过对第一锁存数据和第一标志数据执行逻辑运算来输出第一选择性反相数据，以及通过对第二锁存数据和第二标志数据执行逻辑运算来输出第二选择性反相数据；

对准电路，被配置为与数据选通信号同步地将第一选择性反相数据及第二选择性反相数据对准，以及响应于选通信号来输出对准的数据；以及

驱动电路，被配置为与使能信号同步地驱动对准的数据，以及输出由多个比特组成的数据。

4.根据权利要求3所述的数据反相电路，其中：

第一锁存数据与数据选通信号的上升沿同步；以及

第二锁存数据与数据选通信号的反相信号的上升沿同步。

5.根据权利要求3所述的数据反相电路，其中：

第一标志数据与数据选通信号的上升沿同步；以及

第二标志数据与数据选通信号的反相信号的上升沿同步。

6.根据权利要求3所述的数据反相电路，其中：

当两个输入数据信号具有相同的逻辑电平时，数据总线反相电路输出逻辑高信号；以及

当两个输入数据信号具有不同的逻辑电平时，数据总线反相电路输出逻辑低信号。

7.根据权利要求3所述的数据反相电路，其中，数据总线反相电路包括：

第一数据总线反相控制器，被配置为通过对第一锁存数据和第一标志数据执行逻辑运算来输出第一选择性反相数据；以及

第二数据总线反相控制器，被配置为通过对第二锁存数据和第二标志数据执行逻辑运算来输出第二选择性反相数据。

8.根据权利要求3所述的数据反相电路，其中，数据总线反相电路包括逻辑门，所述逻辑门被配置为对两个输入数据信号执行异或非运算。

9.根据权利要求8所述的数据反相电路，其中，对准电路包括：

第一触发器，被配置为与数据选通信号同步地保持第一选择性反相数据，以及输出第一对准数据；

延迟电路，被配置为通过将第二选择性反相数据延迟来输出第二对准数据；

第二触发器，被配置为与数据选通信号同步地保持第一对准数据，以及输出第三对准数据；

第三触发器，被配置为与数据选通信号同步地保持第二对准数据，以及输出第四对准数据；

第一数据输出电路，被配置为锁存第一对准数据至第四对准数据，以及与第一选通信号同步地输出第一组的数据；以及

第二数据输出电路，被配置为锁存第一对准数据至第四对准数据，以及与第二选通信号同步地输出第二组的数据。

10.根据权利要求9所述的数据反相电路，其中，第一对准数据和第二对准数据基于数据选通信号的第一上升沿来输出。

11.根据权利要求9所述的数据反相电路，其中，第三对准数据和第四对准数据基于数据选通信号的第二上升沿来输出。

12.根据权利要求9所述的数据反相电路，其中，第二选通信号晚于第一选通信号预定时间段被激活。