[发明专利]加速ARM处理器并行工作的方法及系统

说明书

技术领域

本发明涉及大数据搜索领域，具体地说是加速ARM处理器并行工作的方法及系统。

背景技术

目前ARM处理器发展日新月异，性能越来越强劲，单个ARM处理器可以达到2.0Ghz以上的主频以及10核以上的内核数，由于采用了与X86不同的架构和指令集，由ARM处理器组成的系统便于裁剪，结构简单，且功耗非常低。ARM（英文全称为Advanced RISC Machines，是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器）处理器所具有的各种数据总线已经于X86的处理器趋于一致，常用的PCIE（英文全称为Peripheral Component Interconnect Express，中文翻译为高速串行计算机扩展总线标准）、USB（英文全称为Universal Serial Bus，中文翻译为通用串行总线）、VGA（英文全称为Video Graphics Array，中文翻译为视频图形阵列）、HDMI（英文全称为High Definition Multimedia Interface，中文翻译为高清晰度多媒体接口）、SATA（英文全称为Serial Advanced Technology Attachment，中文翻译为串行高级技术附件）等信号总线都被集成在ARM处理器中，不需要单独桥片的支持。

在高性能服务器以及计算机领域，仍然是X86处理器的天下，多个CPU可以并行工作，分担负载，提高工作效率。目前基于ARM处理器的高性能服务器以及计算机已经初见雏形，但是国内还处于空白期，还需要做很多技术探索。

以太网、PCIE和RapidIO是现在多系统进行数据传输的主要技术，但是以太网由于受到负载和通讯协议的限制，存在网络延迟大、容易丢包等缺点，PCI-E则没有完全摆脱落后的PCI总线的协议限制。

RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。

RapidIO协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格式，这是对终端进行初始化和完成传送的很有必要的信息；传输层为数据包从一个终端到另一个终端通道的必要信息；物理层描述了设备之间接口协议，例如包传装置，流量控制，电特性及低级错误管理等。Rapid IO分为并行Rapid IO标准和串行Rapid IO标准，串行RapidIO是指物理层采用串行差分模拟信号传输的RapidIO标准。

如何利用RapidIO实现加速ARM处理器并行工作，是需要解决的技术问题。

发明内容

本发明的技术任务是针对以上不足，提供加速ARM处理器并行工作的方法及系统，来解决ARM处理器通过以太网或PCIE总线互连时工作效率低的问题。

本发明的技术任务是按以下方式实现的：

加速ARM处理器并行工作的方法，将每个ARM处理器的PCIE总线转换为RapidIO总线，ARM处理器之间通过RapidIO总线进行数据通信。

进一步的，包括如下步骤：

S1、在每个ARM处理器上均连接PCIE转RapidIO桥，通过RapidIO桥将ARM处理器的PCIE总线转换为RapidIO总线；

S2、在PCIE转RapidIO桥之间设置RapidIO交换芯片，每个PCIE转RapidIO桥均与RapidIO交换芯片连接，通过PCIE转RapidIO桥和RapidIO交换芯片配合，ARM处理器之间通过RapidIO总线进行数据通信。

加速ARM处理器并行工作的系统，包括RapidIO交换芯片、多个ARM处理器以及多个PCIE转RapidIO桥，每个ARM处理器对应一个PCIE转RapidIO桥，且每个ARM处理器均通过PCIE总线和与其对应的PCIE转RapidIO桥连接，每个PCIE转RapidIO桥均通过RapidIO总线与RapidIO交换芯片连接。

进一步的，每个ARM处理器上均设置有网络接口、USB接口以及显示接口。

本发明的加速ARM处理器并行工作的方法及系统具有以下优点：

1、将每个RAM处理器的PCIE总线转换为RapidIO总线，RAM处理器之间通过RapidIO总线进行数据通信，可以实现多个RAM处理器的并行工作，有效分担负载，提高工作效率；