[发明专利]一种基于多DAC并行结构的信号源的同步方法

说明书

本发明公开了一种基于多DAC并行结构的信号源的同步方法，通过将各个通道经采样时钟分频所得的数据时钟送到数据时钟鉴相模块，再任意取一个通道的数据时钟作为基准时钟，对该基准时钟做倍频得到一相关时钟，用该相关时钟的下降沿去采其余各个通道的数据时钟得到对应的相关信号，根据相关信号与相位差之间的推导公式，得到其余各个通道的数据时钟与基准数据时钟之间的相位差，将鉴相所得的相位差反馈到数据处理模块，在数据处理模块中通过相关运算，得到各个通道的波形数据之间的相对延迟，最后，基于所得的相对延迟，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。

技术领域

本发明属于任意波形合成技术领域，更为具体地讲，涉及一种基于多DAC并行结构的信号源的同步方法。

背景技术

任意波形合成技术是一种用于产生指定参数或自定义形状等复杂电子信号的手段，被广泛应用与通信、雷达等领域，是电子行业发展中最重要的核心技术之一。在通信领域，Veyrac等人研究将任意波形合成方法应用在5G手持设备的信号发送上。在雷达领域，Gupta总结了任意波形合成技术在雷达信号模拟、性能评估等方面的重要作用，Bales等人提出了新的结构在FPGA上快速实现调制信号的生成。

近年来，随着软件无线电、认知无线电等技术的不断发展，产业界与学术界对任意合成波形的要求越来越高。不仅要求高采样率，还需要能提供多路输出。针对这些需求，基于多DAC并行结构的信号源开始被广泛使用，该信号源采用多DAC并行的结构，最终实现多路高频信号的输出。然而，DAC数量的增加导致多DAC并行结构的同步也变得更加复杂。因此，找到一种在现有器件条件下实现多DAC并行结构的同步方法成为了当务之急。

多DAC并行结构的同步方法一般是利用各个DAC输出的反馈时钟，通过分析各个反馈时钟之间的相位差获取相位反馈，最终通过复位DAC来实现多DAC并行结构的同步。一种时钟鉴相相关算法将分频所得的数据时钟之间的相位差反馈给DSP算法逻辑，通过相位补偿或对时钟复位使得各通道输出信号同步。吞时钟脉冲的方法使各个通道内经采样时钟分频所得的数据时钟之间无相位差。上述同步方法对于解决时钟分频过程中出现随机相位的问题具有借鉴意义，但是相关算法由于运算过于复杂，无法快速实现同步。吞脉冲法由于需要过多的额外硬件，导致同步精度较低。针对这些问题，本文提出了一种新的多DAC并行结构的同步方法，该方法同时分析各通道的数据时钟和相应的波形数据，在快速实现同步的同时，还提高了同步精度。

图1展示了基于单个DAC的信号源的结构框图。如图1所示，该信号源包括了数据源、n:1多路复用器MUX(n＝1、2、3、...)和DAC三部分。数据源在工作频率为f_d的数据时钟Data_CLK控制下，输出相应的波形数据；DAC在工作频率为f_s的采样时钟Sample_CLK控制下，完成数字信号到模拟信号的转换。

此时，数据时钟频率f_d与采样时钟频率f_s之间的关系可表示为：

n·k·f_d＝m·f_s

其中，n表示数据源输出波形数据的路数，k表示数据时钟Data_CLK工作模式(即kDR)，m表示采样时钟Sample_CLK工作模式(即mDR)。

在需要多个高速波形的应用中，需采用多DAC并行结构，如图2所示。由信号源的工作原理可知，实现基于多DAC并行结构的信号源同步的关键是：(1)各通道DAC内部的数模转换时刻相同，即采样时钟同相位。(2)各通道DAC的输入波形数据同步，即各通道数据源输出的波形数据同步。