[发明专利]一种基于多DAC并行结构的信号源的同步方法

权利要求书

1.一种基于多DAC并行结构的信号源的同步方法，其特征在于，包括以下步骤：

(1)、采样时钟同相位

(1.1)、时钟模块对输入的参考时钟进行倍频，得到系统所需的采样时钟；

(1.2)、时钟分配器将采样时钟扇出K路同相位、同频率的采样时钟信号；

(1.3)、将K路同相位、同频率的采样时钟信号经长度相等、阻抗相同的传输路径传送到各个通道的DAC，分别用作DAC的工作时钟以及生成控制各个通道波形数据输出的数据时钟；

(2)、数据时钟鉴相

(2.1)、各个通道的r分频器对输入的采样时钟做r分频，得到该通道所需的数据时钟；

(2.2)、将各个通道的数据时钟送到数据时钟鉴相模块进行鉴相；

(2.2.1)、选取第K个通道的数据时钟作为基准时钟，将基准时钟和其余K-1个通道的数据时钟同时输入至数据时钟鉴相模块；

(2.2.2)、数据时钟鉴相模块对基准时钟做r倍频，得到相关时钟CLK；

(2.2.3)、在数据时钟鉴相模块内部，以相关时钟CLK作为采样时钟，用该采样时钟的下降沿对其余各路数据时钟进行采样，当采到低电平时输出“0”，采到高电平时输出“1”，得到由“0”、“1”组成的相关信号SYNC_j(j＝1、2、...、K-1)，其中，SYNC_j表示相关时钟CLK对第j个通道输出的数据时钟进行采样所得的相关信号；

(2.2.4)、根据相关信号SYNC_j计算其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφ_j(j＝1、2、...、K-1)，其中，Δφ_j表示第j个通道的数据时钟与基准数据时钟之间的相位差；

计算相位差Δφ_j的具体方法为：

(3)、波形数据同相位处理

(3.1)、根据其余K-1个通道的数据时钟与基准数据时钟之间的相位差Δφ_j，计算各个通道的波形数据之间相差的数据点数N_j，其中，N_j表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间相差的数据点数，N_j的计算公式为：

其中，f_s表示采样时钟，f_d表示数据时钟，n表示数据源输出波形数据的路数，k表示数据时钟在kDR模式下工作，m表示采样时钟在mDR模式下工作，r为分频器的分频系数；

(3.2)、根据其余K-1个通道的波形数据波形数据与第K个通道的波形数据之间相差的数据点数N_j，计算各个通道的波形数据之间相对延迟ΔT_j，其中，ΔT_j表示第j个通道的数据时钟控制输出的波形数据与基准数据时钟控制输出的波形数据之间的相对延迟，ΔT_j的计算公式为：

其中，T_s表示一个采样时钟周期；

(3.3)、数据处理模块根据各个通道的波形数据之间相对延迟ΔT_j，对各个通道数据产生模块输出的波形数据做超前或滞后处理，使得各个通道的波形数据同步，最终确保各个通道的输出波形同步。