[发明专利]低功耗RDSS基带芯片

说明书

技术领域

本发明涉及一种低功耗RDSS基带芯片。

背景技术

在电力系统、应急救援、管理监控、旅游、石油地质勘探、牧场、野生动物科考等领域方面，经常处在现场无移动、电信等公网信号的环境，需要RDSS终端进行工作、信息沟通和定位等。随着应用领域不断扩展，对RDSS基带芯片的需求不断增长，但现有的RDSS基带芯片存在功耗大，不利于便携RDSS终端的使用，使得RDSS终端的发展受到限制。针对这个问题，我们给出一种低功耗RDSS基带芯片，使得在同样条件下，芯片功耗比原有方案降低50％以上。

发明内容

本发明的目的是提供一种低功耗RDSS基带芯片。

本发明是这样实现的：一种低功耗RDSS基带芯片,所述低功耗RDSS基带芯片包含处理器模块、存储模块、总线模块、基带模块、接口模块、系统控制模块、中断控制模块、时钟模块、复位模块、电源模块，所述处理器模块通过所述总线模块与其它模块进行通讯，所述总线模块包括地址线、数据线、控制信号和时钟信号，所述基带模块包括接收通道和发射通道，所述接口模块包括I2C总线接口、UART接口、SPI接口、GPIO和IC卡接口，所述存储模块包括SRAM控制器、ROM控制器、FLASH控制器及其存储单元，系统控制模块包括时钟控制电路、复位控制电路、电源控制电路和管脚选择控制电路，所述中断控制模块包括中断屏蔽、中断使能、中断状态和中断清除等处理逻辑，所述时钟模块包含时钟倍频电路、时钟分频电路、时钟门控电路和时钟选择电路，所述复位模块包括复位同步电路、复位延时电路和复位产生电路，所述电源模块包括电源转换电路和电源控制电路。

更进一步，所述总线符合AMBA总线协议。

更进一步，所述处理器模块包含符合RISC架构的处理器逻辑单元。

更进一步，所述基带模块包含信号捕获和跟踪相关逻辑，信号发射相关逻辑。

更进一步，所述电源模块负责将输入3.3V电压转换为1.2V，转换效率可达85％以上。

更进一步，所述电源模块集成了开关电源稳压模块的所有控制电路以及功率MOS管，只需要在片外连接少量的无源器件即可工作，具有较高的集成度。

本发明还提供一种低功耗RDSS基带芯片的控制方法,所述方法包括，各部分信号处理逻辑自适应调整时钟的打开和关闭，减少待机功耗和动态功耗；发射电路部分通过使能信号打开，各接收通道的时钟由软件动态管理，在通道使能后打开时钟使能，在通道关闭时关闭时钟使能。

采用上面的方法后，在同样的工作条件下，整颗芯片的功耗可以显著降低，比传统方案降低功耗50％以上。

附图说明

图1系统结构图；

图2电源模块电路图；

图3控制操作时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本方法是基于传统RDSS基带芯片设计，在此基础上进行改进优化，实现低功耗RDSS基带芯片设计，采用动态时钟控制方法，根据电路工作状态动态控制时钟关断，改进电源转换电路，提高电源转换效率。

图1为系统结构图。处理器模块101，基带模块102，存储模块103，信号B111，信号A112，总线模块104，系统控制模块105，中断控制模块106，电源模块107，复位模块108，时钟模块109，接口模块110，信号E113，电源114，复位115，信号D116，时钟117，信号C118，处理器模块101通过总线模块104与其他模块相连，并通过信号A111和信号B112进行通信，信号A111包含读写控制信号，地址信号，写数据信号，信号B112包含读数据信号和中断信号，存储器模块103中的FLASH用于存储程序的二进制代码，SRAM用于程序执行，ROM用于存储系统启动的最小程序代码，系统控制模块105中包含IO复用配置寄存器，时钟选择，时钟分频等配置寄存器，中断控制模块106包含各子模块中断优先级选择，中断使能，中断状态，中断屏蔽，中断清楚等控制逻辑，电源模块107包含电源转换，电源关断等电路，复位模块108包含上电复位，掉电检测，复位同步，复位延迟等电路，时钟模块109为整个系统提供时钟资源，包含PLL，时钟分频，时钟选择，时钟门控等电路，接口模块110用于基带芯片与外部芯片通信，包含各种通用串行口和GPIO等，信号E113是电源使能和关断控制信号，信号D116是复位控制信号，信号C118是时钟选择和控制信号。