[发明专利]一种应用在EEPROM上的错误纠正编码及相应的EEPROM

权利要求书

1.一种应用在EEPROM上的错误纠正编码，所述EEPROM包含总线接口模块、时序控制模块以及EEPROM存储模块，所述的EEPROM存储模块通过总线接口模块与用户进行通信，总线接口模块分别通过写数据总线以及读数据总线与EEPROM存储模块进行数据传输，其特征在于，所述的错误纠正编码用于纠正所述EEPROM存储模块的存储字中的任意一位，所述EEPROM存储模块的存储字由有效数据和冗余校验数据构成，所述的错误纠正编码包含：

ECC编码模块，其位于所述写数据总线上并受所述时序控制模块控制，写入数据时，其预先读取由ECC纠错模块送来的经纠错后的相应存储字的有效数据后，用来自所述写数据总线的写数据更新该相应存储字中的对应有效数据位，并对该更新后的有效数据进行编码得到新的冗余校验数据，将更新后的新存储字存入到所述EEPROM存储模块中；

ECC纠错模块，其位于读数据总线上，读出数据时，其根据读取的EEPROM存储模块中相应存储字中的原始有效数据和冗余校验数据对该原始有效数据进行纠正并将纠正后的有效数据传送给用户。

2.如权利要求1所述的应用在EEPROM上的错误纠正编码，其特征在于，还包含：

ECC编码使能，设置在写数据总线上，并位于ECC编码模块与EEPROM存储模块之间；

ECC纠错使能，设置在读数据总线上，并位于ECC纠错模块与总线接口模块之间；

所述ECC编码使能和ECC纠错使能可各自由用户通过所述总线接口模块进行打开与关闭；

当ECC编码使能和ECC纠错使能均关闭时，用户通过总线接口模块直接读取和编程EEPROM存储模块；

当ECC编码使能和ECC纠错使能均打开时，ECC编码模块和ECC纠错模块处于常规编码纠错工作状态。

3.如权利要求2所述的应用在EEPROM上的错误纠正编码，其特征在于：

所述的错误纠正编码还包含：

自检模块，当编码使能打开、纠错使能关闭时，通过该自检模块定位ECC编码模块或ECC纠错模块的问题；

所述的纠错模块还包含：

快速自检单元，用于将原始数据由所述写数据总线送入EEC编码模块后直接送到ECC纠错模块中以获得纠错结果，并将该纠错结果和该原始数据进行对比，以判断EEC编码模块与ECC纠错模块的整体配合运行是否正常。

4.如权利要求1所述的应用在EEPROM上的错误纠正编码，其特征在于：

所述读数据总线是38位宽度；

所述写数据总线是38位宽度；

所述EEPROM存储模块包含：写缓冲区寄存器以及存储器阵列，时序控制模块分别控制该存储器阵列以及写缓冲区寄存器；

其中，所述存储器阵列包含622592个基本存储单元，分成512页，且每页分成32个存储字；每个存储字由38位构成；每个存储字的38位中32位是所述的有效数据，6位是所述的冗余校验数据；所述写缓冲区寄存器由1216个锁存器组成。

5.如权利要求1所述的应用在EEPROM上的错误纠正编码，其特征在于：

所述总线接口模块通过IIC或SPI总线与用户进行通信。

6.如权利要求1所述的应用在EEPROM上的错误纠正编码，其特征在于：

所述的ECC编码模块包含数据缓冲器以及ECC编码逻辑；

所述数据缓冲器用于在所述时序控制模块的写缓冲器时序控制信号有效时，预先读取由ECC纠错模块送来的经纠错后的相应存储字中的有效数据，并将来自所述写数据总线的写数据更新到该经纠错后的有效数据中的对应位以得到更新后的有效数据；

所述ECC编码逻辑用于对从数据缓冲器中输出的更新后的有效数据进行编码得到新的冗余校验数据；新的有效数据与新的冗余校验数据共同组成新的存储字后更新到所述EEPROM存储模块中。

7.如权利要求6所述的应用在EEPROM上的错误纠正编码，其特征在于，所述的ECC纠错模块包含：

校正逻辑，用于根据从EEPROM存储模块中读出的原始存储字中的原始有效数据和原始冗余校正数据进行校正，得到校正数据；

译码逻辑，用于对校正数据进行译码后获得校正后的存储字；

纠错逻辑，用于将原始存储字中的有效数据和冗余校验数据与校正后的存储字中的校正后有效数据和校正后冗余校验数据进行纠错找到对应的出错位并纠正，得到纠正后的存储字。