[发明专利]电路测试方法

说明书

本发明提供一种电路测试方法,适用一待测元件。电路测试方法包括：将待测元件中的多个电源引脚耦接至一接地或者施加零伏特至待测元件中的电源引脚；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。

技术领域

本发明有关于一种电路测试方法；特别有关于一种封装后的集成电路的测试方法。

背景技术

由于集成电路的操作速度越来越快，且结构越来越复杂，输出输入引脚的数目也因此大量增加，造成集成电路的路径复杂度增加。为了因应这样的复杂度，晶粒通常会导入测试模式，以在封装前进行对本身的电路进行测试，进而避免路径上的短路或者其他疏失造成电路的失效。

另外，随着集成电路复杂度的增加以及产品面积的限制，晶粒会被堆迭封装使得集成电路的体积缩小并且提升集成电路的性能。然而，晶粒被封装或者堆迭后，其本身的测试模式则无法找出在堆迭以及封装的过程中所产生的其他路径的错误。

综上所述，一种可判断晶粒被封装或者堆迭后之产品的测试方法是需要的。

发明内容

本发明所提供的测试方法可在集成电路未被启动的状态下，测量信号引脚上的漏电流。

本发明的实施例提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：将待测元件中的多个电源引脚耦接至一接地；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。

本发明的实施例另提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：施加零伏特至待测元件中的电源引脚；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。

本发明的实施例又提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：在待测元件中的元件皆未被开启的状态下，对待测元件的多个信号引脚进行测量；以及根据测量结果，判断待测元件是否具有漏电流。

附图说明

图1是本发明的放大器电路的一种实施例的方块图。

图2是图1所示的待测元件的一种实施例的方块图。

图3是本发明的测试方法的一种实施例的流程图。

符号说明

1000 测试系统；

100 测试装置；

200 待测元件；

V1、V2 电压；

VPIN_1 电源引脚；

I/OPIN_1、I/OPIN_2 信号引脚；

D1、D2 二极管；

N1 节点；

P1、P2、P3 路径；

S300～S310 步骤。

具体实施方式

以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。