[发明专利]一种嵌入式存储器自适应工作参数调整方法

说明书

本发明提供了一种嵌入式存储器自适应工作参数调整方法，包括：设定参数调整目标M；动态生成DAC__i的扫描基准值DAC__基准；i为≥1；基于动态生成的扫描基准值DAC__基准，判断后续DAC__i+1的空间档位调整方向通过扫描基准值DAC__基准，动态调整扫描起点，本发明分考虑到晶圆间以及晶圆内芯片周边环境工艺和器件差别对最终DAC参数调整空间档位的影响，明显减少当前待测芯片的调整档位数，从而减少了DAC扫描测试时间。

技术领域

本发明涉及集成电路技术领域，具体涉及一种嵌入式存储器自适应工作参数调整方法。

背景技术

随着嵌入式闪存工艺技术节点的演进，目前已经进入55nm乃至40nm节点。。嵌入式闪存的工作需要对应的电路来提供擦写、编程的高压和读取单元数据的一些模拟信号(参考电压、电流等)。逻辑器件随着工艺的持续微缩，性能越来越好，功耗越低。但是嵌入式闪存单元，随着特征尺寸的持续微缩，闪存单元工作区间窗口变小、variation变大、可靠性性能也降低，对擦写的条件(高压、时间)的在不同环境下的工作(精准度等)特性提出了越来越高的要求。支持闪存工作的模拟电路参数容易受到工艺和器件批次到批次(lot to lot)或者晶圆到晶圆(die to die)波动的影响。为了减少这种影响，目前的做法是对支持闪存单元工作的电路在设计阶段预留出一定范围的调整空间，在晶圆级测试(CP)时通过对每个芯片的设计档位范围内进行电路参数的寻找、设置(TRIM)，调整支持电路的特性输出f(DAC)，使得支持电路的工作特性满足设计预期，抵消工艺和器件的波动对电路特性的影响。能够找到预定参数的芯片可判定为好(Good)芯片，不能够找到预定参数的芯片则判定为失效芯片，需要在CP测试阶段筛除。

这样的解决方案虽然可以动态调整每个芯片的工作参数，但是需要针对每颗芯片进行设计全范围内电路参数重复进行扫描，每个芯片特性扫描输出曲线不一致，如图1所示，造成找到预定规格的目标值的扫描档位和时间也不一致，如图2所示，严重影响到测试时间和测试复杂性。

发明内容

为了克服以上问题，本发明旨在提供一种嵌入式存储器自适应工作参数调整方法，从而提高参数调整效率。

为了达到上述问题，本发明提供给了一种嵌入式存储器自适应工作参数调整方法，其包括：

步骤01：设定参数调整目标M；

步骤02：动态生成DAC__i的扫描基准值DAC__基准；i为≥1；

步骤03：基于步骤02中动态生成的扫描基准值DAC__基准，判断后续DAC__i+1的参数调整空间档位调整方向。

优选地，步骤03具体包括：

步骤031：利用DAC__max减去DAC__基准或DAC__min减去DAC__基准，来计算D__max或DAC__min的参数调整空间档位；

步骤032：搜索出对应于参数调整目标M的参数调整空间档位；

步骤033：若为否，则重复步骤01～032；若为是，则结束。