[发明专利]电流检测电路有效
| 申请号： | 201710182769.3 | 申请日： | 2017-03-24 |
| 公开（公告）号： | CN107228967B | 公开（公告）日： | 2020-11-17 |
| 发明（设计）人： | 宇都宫文靖 | 申请（专利权）人： | 艾普凌科有限公司 |
| 主分类号： | G01R19/00 | 分类号： | G01R19/00 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 何欣亭;陈岚 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电流 检测 电路 | ||
1.一种电流检测电路，其特征在于具备：
电源端子；
GND端子；
测定电流输入端子；
输出端子；
栅极与第2PMOS晶体管的漏极共同连接并且源极与所述电源端子共同连接的第1至第3PMOS晶体管；
栅极与所述第1PMOS晶体管的漏极连接并且源极与所述GND端子连接的第1NMOS晶体管；
一端与所述第1PMOS晶体管的漏极连接并且另一端与所述第1NMOS晶体管的漏极连接的第1电阻；
漏极与所述第2PMOS晶体管的漏极连接并且栅极与所述第1NMOS晶体管的漏极连接的、具有比所述第1NMOS晶体管的阈值电压还低的阈值电压的第2NMOS晶体管；
连接在所述第2NMOS晶体管的源极与所述GND端子之间的第2电阻；
漏极与所述输出端子及所述第3PMOS晶体管的漏极连接并且栅极与所述第2NMOS晶体管的栅极连接的、具有与所述第2NMOS晶体管的阈值电压相同的阈值电压的第3NMOS晶体管；以及
一端与所述测定电流输入端子及所述第3NMOS晶体管的源极连接并且另一端与所述GND端子连接的电流测定电阻，
所述第2电阻的电阻值为比所述第1电阻还低的电阻值。
2.一种电流检测电路，其特征在于具备：
电源端子；
GND端子；
测定电流输入端子；
输出端子；
栅极与第2PMOS晶体管的漏极共同连接并且源极与所述电源端子共同连接的第1至第3PMOS晶体管；
栅极与所述第1PMOS晶体管的漏极连接并且源极与所述GND端子连接的第1NMOS晶体管；
一端与所述第1PMOS晶体管的漏极连接并且另一端与所述第1NMOS晶体管的漏极连接的第1电阻；
漏极与所述第2PMOS晶体管的漏极连接并且栅极与所述第1NMOS晶体管的漏极连接的、具有比所述第1NMOS晶体管的阈值电压还低的阈值电压的第2NMOS晶体管；
连接在所述第2NMOS晶体管的源极与所述GND端子之间的第2电阻；
漏极与所述输出端子及所述第3PMOS晶体管的漏极连接并且栅极与所述第2NMOS晶体管的栅极连接的、具有与所述第2NMOS晶体管的阈值电压相同的阈值电压的第3NMOS晶体管；
一端与所述测定电流输入端子及所述第3NMOS晶体管的源极连接并且另一端与所述GND端子连接的电流测定电阻；以及
栅极与所述第1电阻的一端连接、漏极与所述电流测定电阻的一端连接并且源极与所述GND端子连接的第4NMOS晶体管。
3.如权利要求2所述的电流检测电路，其特征在于：
所述第2电阻的电阻值为比所述第1电阻还低的电阻值。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于艾普凌科有限公司，未经艾普凌科有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710182769.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种外框破损自动检测的电能表
- 下一篇：智能化电能表
