[发明专利]成形滤波器及其成形方法

说明书

本发明实施例提供的成形滤波器及成形方法，利用M个查找表存储正抽头系数和负抽头系数，结合相应的输入序列得到M个部分积，再通过一个累加器对M个部分积进行累加工作，进而实现输出成形的滤波后的输入序列。本发明实施例提供的成形滤波器通过M个查找表执行M相子滤波器的功能，通过对查找表中存储数据的设置，省去了乘法器的使用，结构简单，易于实现，节约了大量的硬件资源和提升了系统的运算速度。

技术领域

本发明实施例涉及计算机技术领域，尤其涉及一种成形滤波器及其成形方法。

背景技术

在现代无线通信中，在信号传输之前，都要对信号进行频谱压缩，使其消除码间干扰，并且提高信道的利用率。基带成形滤波技术是消除码间干扰和提高频带利用率的较好方法之一。随着数字信号处理技术和超大规模集成电路的快速发展，用数字方法在时域实现基带脉冲成形的方法得到广泛应用。

现有的成形滤波器由大量的乘法器和累加器等组成，规模庞大的硬件数量极其影响成形滤波器的运算速度。

发明内容

有鉴于此，本发明实施例所解决的技术问题之一在于提供一种成形滤波器及其成形方法，用以克服现有的成形滤波器的运算速度低的问题。

本发明实施例第一方面提供一种成形滤波器，所述成形滤波器的抽头系数的个数为N,包括：查找表模块，包括M个查找表，每个所述查找表存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表用于根据高位地址信息和低位地址信息输出相应的部分积；

延时模块用于对输入序列进行延时处理以及给所述查找表模块提供高位地址信息；低位地址生成器用于给每一所述查找表提供低位地址信息；

累加器，用于接收并累加每一所述查找表输出的部分积以输出成形的滤波后的输入序列。

可选地,第k个所述查找表存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表存储从-h[(k-1)L]至-h(kL-1)共L个负抽头系数-h_k(n),k为1至M中的正整数。

可选地,所述延时模块包括M个依次串联的子延时模块；

所述子延时模块用于对前级的所述子延时模块输出的输入序列进行延时输出，其中，第k个所述子延时模块的输出端与第k个所述查找表的高位地址输入端连接，用于给第k个所述查找表提供高位地址信息。

可选地所述子延时模块为D触发器；所述延时模块为由M个所述D触发器组成的M位移位寄存器。

可选地,还包括：时序控制模块，用于给上述模块提供相应的时序控制信号，以使上述各模块按预设的时序工作。

本发明实施例第二方面提供一种成形滤波器的成形方法，所述成形滤波器的抽头系数的个数为N,包括：查找表模块，包括M个查找表，每个所述查找表存储有L个正抽头系数和L个负抽头系数，且N＝M*L,N、M、L均为自然数，每一所述查找表根据高位地址信息和低位地址信息输出相应的部分积；

延时模块对输入序列进行延时处理以及给所述查找表模块提供高位地址信息；低位地址生成器给每一所述查找表提供低位地址信息；

累加器接收并累加每一所述查找表输出的部分积以输出成形的滤波后的输入序列。

可选地,第k个所述查找表存储从h[(k-1)L]至h(kL-1)共L个正抽头系数h_k(n)，且第k个所述查找表存储从-h[(k-1)L]至-h(kL-1)共L个负抽头系数-h_k(n),k为1至M中的正整数。

可选地,所述延时模块包括M个依次串联的子延时模块；