[发明专利]一种基于FPGA的数据采集方法及数据采集系统

说明书

技术领域

本发明属于通信与计算机领域，具体涉及一种基于FPGA的数据采集方法及数据采集系统。

背景技术

综合控制器是运载火箭控制系统箭上重要单机，主要负责箭上模拟量以及开关量的采集和输出。

现在技术中，综合控制器在进行多路模拟量AD数据采集的时候，一般通过多路选择器串行采集，这就难以发挥AD采集芯片的最大效能。图1为现有技术中一种常用的综合控制器中AD数据采集模块系统功能图。如图1所示，现有的常用综合控制器模拟量采集模块，存在如下问题：

第一，采样速率低。数据采集模块采用12路A/D串行采集方法，同过38译码器选通，A/D模块与单片机采用端口模拟SPI方式通信，单路采集耗时1ms，12通道循环周期为12ms。

第二，数据访问仲裁速度慢。如，当采用方案CPU11模块和单片机共享单端SRAM，由CPLD来做多路选择器时，导致每一次单片机访问SRAM至少需要14个指令周期，用于锁定和释放总线。同时由于模块使用中断方式通知CPU11总线占用，存在潜在的风险使得CPU11长时间处于中断状态，影响综合控制器响应速度。

发明内容

本发明要解决的技术问题是设计一种简单高效、易于实现的高速AD数据采集时序，以充分发挥AD采集芯片的最大效能。基于此，本发明提出了一种基于FPGA的AD数据采集方法及数据采集系统，通过设计合理的采集转换控制时序，同时使用FPGA内部的剩余资源实现双口RAM，使得数据采集模块和处理模块可以异步运行，最大限度的保证了综合控制器使用的响应的实时性。

根据本发明的一个方面，提供了一种基于FPGA的数据采集方法，所述方法包括如下步骤：

由FPGA发出AD数据采集转换控制时序，对AD芯片由FPGA上升沿控制开始A/D转换，对FPGA内部由FPGA下降沿控制开始数据采集；

利用FPGA内部剩余资源实现双口RAM，异步进行AD数据接收和数据处理。

上述方案中，所述AD芯片为AD7893芯片，所述AD数据采集转换控制时序的周期为12us。

上述方案中，所述系统包括，基于FPGA的数据采集处理板，AD数据转换板，数字信号处理DSP板；其中，

所述基于FPGA的数据采集处理板，用于发出AD数据采集转换控制时序，用于由FPGA下降沿控制开始数据采集，由FPGA上升沿控制AD数据转换板开始A/D转换；还用于将所采集的数据存入FPGA内部，实现的双口RAM；

所述AD数据转换板与所述基于FPGA的数据采集处理板相连，用于在所述基于FPGA的数据采集处理板发现的转换控制指令，对所采集的数据进行转换；

所述数字信号处理DSP板与所述基于FPGA的数据采集处理板相连，用于通过所述双口RAM异步读取所采集的数据，并用于对数据进行滤波，同时将滤波后的数据放回FPGA；

上述方案中，所述系统还包括：同步动态随机存储器SDRAM板，所述同步动态随机存储器SDRAM板与所述数字信号处理DSP板相连，用于动态存储DSP板相关数据。

上述方案中，所述基于FPGA的数据采集处理板具有与外部CPU的通信接口，所述通信接口用于CPU读取所述数据采集处理板中的滤波后的数据。

上述方案中，所述AD数据转换板为至少两块6路PCB板；

所述数据采集处理板为一块PCB板，板上的FPGA用于产生12路AD数据采集时序，

上述方案中，所述AD数据转换板为AD7893芯片，所述AD数据采集转换控制时序的周期为12us。

上述方案中，所述基于FPGA的数据采集处理板分为四个区，包括：AD数据采集转换时序控制区、VBUS总线接口通信区、DSP EMIF总线接口通信区和双口RAM区。

由以上本发明实施例的技术方案可以看出，基于FPGA的数据采集方法及系统，通过优化采集时序，由FPGA发出AD数据采集转换控制时序，对AD芯片由FPGA上升沿控制开始A/D转换，对FPGA内部由FPGA下降沿控制开始数据采集；利用FPGA内部剩余资源实现双口RAM，异步进行AD数据接收和数据处理，无需互斥操作，最大限度的保证数据采集转换的实时性，同时减少系统其他的硬件开销。

附图说明

图1为现有技术中常用的综合控制器采集模块系统功能图；

图2为本发明第一实施例的基于FPGA的AD数据采集系统功能框图；

图3为本发明第一实施例的FPGA内部功能框图；