[发明专利]OTG的供电控制系统及方法

权利要求书

1.一种OTG的供电控制系统，包括：CPU和micro USB接口，其特征在于，还包括电压输出控制模块和电压输入控制模块，所述电压输出控制模块包括第一P沟道增强型MOS管，所述电压输入控制模块包括N沟道增强型MOS管和第二P沟道增强型MOS管；其中，

所述CPU的OTG_DN引脚与所述micro USB接口的D-引脚连接；

所述CPU的OTG_DP引脚与所述micro USB接口的D+引脚连接；

所述CPU的USB_OTG_ID引脚与所述micro USB接口的ID引脚连接；

所述CPU的OTG_POW_EN引脚与所述第一P沟道增强型MOS管的栅极连接，所述第一P沟道增强型MOS管的源极接入所述CPU的5V供电电源，所述第一P沟道增强型MOS管的漏极与所述micro USB接口的VBUS引脚连接，所述第一P沟道增强型MOS管的衬底接地，在所述第一P沟道增强型MOS管的栅极与源极之间并联有第一电阻；

所述CPU的P5V0_OTG_VBUS引脚与所述第二P沟道增强型MOS管的漏极连接，所述第二P沟道增强型MOS管的栅极与所述N沟道增强型MOS管的漏极连接，所述第二P沟道增强型MOS管的源极与所述micro USB接口的VBUS引脚连接，所述第二P沟道增强型MOS管的衬底与源极连接，在所述第二P沟道增强型MOS管的源极与漏极之间并联有第一肖特基二极管，在所述第二P沟道增强型MOS管的源极与栅极之间并联有第二电阻，在所述第二P沟道增强型MOS管的漏极与栅极之间并联有第一电容；

所述N沟道增强型MOS管的源极与衬底连接后接地，所述N沟道增强型MOS管的栅极通过第三电阻接入所述CPU的3.3V供电电源，在所述N沟道增强型MOS管的源极与漏极之间并联有第二肖特基二极管；

所述micro USB接口的GND引脚接地；

所述micro USB接口的VBUS引脚通过第二电容接地。

2.一种OTG的供电控制方法，包括如下三种情况：

第一种情况为：在CPU工作且micro USB接口接入从设备时，所述CPU的OTG_POW_EN引脚输出低电平，导通所述电压输出控制模块的第一P沟道增强型MOS管，将所述CPU的5V供电电源与所述micro USB接口的VBUS引脚接通，通过所述micro USB接口的VBUS引脚向所述从设备输出5V电压；以及，通过电压输入控制模块的第二P沟道增强型MOS管将所述5V电压接到所述CPU的P5V0_OTG_VBUS引脚上；

第二种情况为：在所述CPU工作且所述micro USB接口接入主设备时，所述CPU的OTG_POW_EN引脚输出高电平，截止所述第一P沟道增强型MOS管，将所述CPU的5V供电电源与所述micro USB接口的VBUS引脚断开；以及，通过所述第二P沟道增强型MOS管将所述主设备输出的5V电压接到所述CPU的P5V0_OTG_VBUS引脚上；

第三种情况为：在所述CPU停止工作、所述CPU的3.3V供电电源断开，且所述micro USB接口接入主设备时，通过截止所述第一P沟道增强型MOS管，将所述CPU的5V供电电源与所述micro USB接口的VBUS引脚断开；以及，通过截止所述电压输入控制模块的N沟道增强型MOS管，截止所述第二P沟道增强型MOS管，将所述主设备接到所述CPU的P5V0_OTG_VBUS引脚上的5V电压断开。