[发明专利]一种FPD-LINK视频传输中视频控制信号的解码电路

说明书

本发明公开了一种FPD‑LINK视频传输中视频控制信号的解码电路，包括：计数器，以一固定周期循环计数；DCA信号寄存提取单元，将DCA位串行数据按照所述固定周期进行存储，当所述DCA位串行数据存储有同步序列时，在当前固定周期内将视频有效数据选通信号DE、行场信号的状态信息与上升下降沿处的定位信息发出；解码模块，接收所述定位信息转换成八位数据；状态解码位置寄存单元，用于存储所述八位数据；状态恢复单元，用于根据所述定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS信号。本发明能够解码DCA位串行信号，使输入的FPD‑LINK LVDS信号能正常被解码。

技术领域

本发明涉及FPD-LINK II LVDS视频传输技术领域，特别是涉及一种FPD-LINK视频传输中视频控制信号的解码电路。

背景技术

串行有效负载优化了FPD-LINK系列的不同芯片组，同时也优化他们支持的那些应用。常见的串行有效负载的参考解释就像28位串行帧。28位串行帧的组成为：24位数据位、2位嵌入式时钟信息和2位用于链接的串行控制位。因此，对于每24位的数据，实际发生的是28位串行位。这因而，基本链接的效率为24/28（86%）。24位数据被修改为平衡的、随机的和加扰的数据，这样做是为了支持链接上的交流耦合，并在传送相对静态的数据时，有助于减少ISI（码间干扰）的影响。两个时钟位是固定的，一位高（C1），一位低（C0）。两个串行控制位通常被标注为DCA（A）和DCB（B），用于给DES提供信息以恢复数据、链接状态和模式。DCA位支持24位RGB芯片组对串行数据流里的视频同步信号的状态进行编码。DCA位对恢复数据起着关键的作用，而DCA编码方式提供接收端解码的规则。

发明内容

本发明的目的在于克服现有技术的不足，提供一种FPD-LINK视频传输中视频控制信号的解码电路，能够解码DCA位串行信号，使输入的FPD-LINK LVDS信号能正常被解码。

本发明的目的是通过以下技术方案来实现的：一种FPD-LINK视频传输中视频控制信号的解码电路，包括：

计数器，以一固定周期循环计数；

DCA信号寄存提取单元，将DCA位串行数据按照所述固定周期进行存储，当所述DCA位串行数据中有同步序列时，在当前固定周期内将视频有效数据选通信号DE和行场信号的状态信息、以及视频有效数据选通信号DE和行场信号上升下降沿处的定位信息发出；

解码模块，接收所述DCA信号寄存提取单元发出的定位信息转换成八位数据；

状态解码位置寄存单元,用于存储所述解码模块得到的八位数据；

状态恢复单元，用于根据所述状态解码位置寄存单元中存储的定位信息恢复出来视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS。

优选的，所述DCA信号寄存提取单元包括：

存储模块，用于将所述DCA位串行数据按照所述固定周期进行存储；

同步序列检测模块，用于检测所述DCA位串行数据中是否有同步序列；

数据转换模块，用于在所述DCA位串行数据中有同步序列时，将视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS的状态信息，以及视频有效数据选通信号DE、视频行同步信号HS和视频场同步信号VS的上升下降沿对应的计数器数值寄存成十位数据；

定位模块，用于在所述DCA为信号中有同步序列时，在当前固定周期内将DE和行场信号的状态信息、以及DE和行场信号上升下降沿处的定位信息发出。

优选的，所述解码模块为10B-8B解码模块。

优选的，所述固定周期为130。