[发明专利]SOI放大器

说明书

本发明提供一种SOI放大器，包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数，晶体管M1的栅极与外部交流信号源连接，晶体管MN的漏极与交流输出端连接，其中，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN。本发明可以使得SOI放大器能够在较高的直流电压VDD下正常工作，且电路的线性度提高。

技术领域

本发明涉及一种放大器，尤其涉及SOI放大器。

背景技术

一般体硅工艺的NMOS管横截面图如图1(a)所示，其中重掺杂的源极S和漏极D的N阱做在P型衬底10上，因此在源极S和漏极D与P型衬底10之间分别存在寄生二极管11，12。图1(b)是典型的二极管I-V曲线图，当PN结正向导通时，电流呈指数规律急剧增加，而当反向电压超过击穿电压(BV)时，二极管则反向导通。

在体硅工艺设计串联(堆叠)结构的放大器时，存在电压承受能力受限的问题，这是因为：如图2(a)所示是堆叠NMOS管所形成的放大器电路图，图2(b)所示是堆叠NMOS管所形成的放大器电路的横截面结构图，其中d1～dM是各个NMOS管的源极和漏极与P型衬底10之间的寄生二极管。图2(b)中，S1，G1，D1分别是指NMOS管M1的源极、栅极、漏极，以此类推，SN，GN，DN分别是指NMOS管MN的源极、栅极、漏极。

随着堆叠的NMOS管个数N的增加，为了使得NMOS管M1、M2…MN都工作在饱和工作区，VDD工作电压也需要随之增加，但是还要保证在a1、a2…aN点两两之间的相邻电压差需小于M1、M2…MN管的漏-源击穿电压。该结构在小信号(低电压)情况下具有高输出阻抗，高增益等特点。但是在大信号(高电压)情况下，当叠加在直流电压VDD上的输出端aN节点峰值信号大于aN节点二极管dM的反向击穿电压时，二极管dM被反向击穿。这时输出信号通过击穿的二极管导通到衬底10，存在一个到地的低导通电阻通路，如此，放大器不能正常工作，增益变小，线性度变差。由于体硅工艺NMOS堆叠结构中存在的寄生二极管的反向击穿电压的限制，堆叠器件的个数不可能无限制的增加，从而限制了在更高的工作电压VDD下进行工作的可能性。

发明内容

针对上述问题，本发明提供一种SOI放大器，包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数，晶体管M1的栅极与外部交流信号源连接，晶体管MN的漏极与交流输出端连接，

其中，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN。

所述接地电容C2，C3，……CN中的每个电容的电容值使得所述晶体管M2，M3，……MN中的每个晶体管的漏极和源极之间的电压小于每个晶体管的击穿电压，其中，所述每个晶体管的击穿电压是相同的。

所述晶体管M2，M3，……MN中的每个晶体管的栅极分别连接开路电阻R2，R3，……RN的一端，且所述开路电阻R2，R3，……RN中的每个开路电阻的另一端分别与各自的第一外部直流电源连接。

所述晶体管M1的栅极与第二外部直流电源连接，使得所述晶体管M1的漏极和源极之间的电压小于所述晶体管M1的击穿电压。

所述晶体管M1，M2，……MN都是NMOS管。

在所述晶体管M1，M2，……MN的每个晶体管的源极和漏极与P型衬底之间设置有绝缘层。

本发明中，在串联(堆叠)较多晶体管的情况下，通过调节每个晶体管的栅极并入的接地电容的电容值，可以确保每个晶体管都正常工作在饱和区中，从而使得整个放大器能够在较高的直流电压VDD下正常工作。另外，在承受同等电压压力的情况下，通过串联更多的晶体管，每个晶体管更趋向于工作在小信号(低电压)区域，从而使得电路的线性度较好。

附图说明

图1(a)是体硅工艺的NMOS管横截面图；