[发明专利]一种UART协议同帧频异步接收转发系统

权利要求书

1.一种UART协议同帧频异步接收转发系统，其特征在于，所述UART协议同帧频异步接收转发系统包括：UART模块、乒乓式接收控制模块Read_UART_to_RAM、存储控制模块MUX_cmd_RAM12_signals、RAM1模块、RAM2模块、选择控制模块generate_flag_sel和2选1模块MUX_cmd_to_RS422_frame；

所述UART模块与乒乓式接收控制模块Read_UART_to_RAM连接，用于异步、串行数据Rx通过UART接口模块后，按照UART数据传输格式输出8位数据位并且产生一个接收准备控制信号rxrdy；

所述乒乓式接收控制模块Read_UART_to_RAM与存储控制模块MUX_cmd_RAM12_signals连接，用于对50Hz的时钟频率进行降频处理，分别处理为两个25Hz的时钟频率 Data_end1和Data_end2；还用于产生RAM的时钟和地址，所述RAM的时钟和地址包括WRAM_CLK1、WRAM_CLK2和WRAM_A[5..0]；还用于将接收到的UART模块传输的数据合并成16位RAM_DATA[15..0]；

所述存储控制模块MUX_cmd_RAM12_signals分别与RAM1模块、RAM2模块连接，用于接收乒乓式接收控制模块Read_UART_to_RAM产生的信号WRAM_CLK1、WRAM_CLK2、WRAM_A[15..0]、Data_end1、Data_end2和外部输入的读RAM地址rd_ram_add；经过处理后，产生的cmd_clk1、cmd1_add[4..0] 输出控制RAM1的时钟和地址，同时产生的cmd_clk2、cmd2_add[4..0] 输出控制RAM2的时钟和地址；

所述RAM1模块与2选1模块MUX_cmd_to_RS422_frame连接，用于接收存储控制模块MUX_cmd_RAM12_signals的cmd_clk1时钟信号、cmd1_add[4..0]地址信号，经处理后，输出写入RAM的数据cmd_ram1_data[15..0]；

所述RAM2模块与2选1模块MUX_cmd_to_RS422_frame连接，用于接收存储控制模块MUX_cmd_RAM12_signals的cmd2_clk2写时钟信号、cmd2_add[4..0] 写地址信号，经处理后，输出写入RAM的数据cmd_ram2_data[15..0]；

所述选择控制模块generate_flag_sel与2选1模块MUX_cmd_to_RS422_frame连接，用于接收存储控制模块MUX_cmd_RAM12_signals产生的 Data_end1、Data_end2信号和外部采集控制输入信号adc_end，产生输出选择控制信号flag_sel信号；

所述2选1模块MUX_cmd_to_RS422_frame与选择控制模块generate_flag_sel连接，用于接收RAM1模块输出的cmd_ram1_data [15..0]、RAM2模块输出的cmd_ram2_data [15..0]和选择控制模块flag_sel输出的flag_sel信号，最终输出sdata [15..0]信号。

2.如权利要求1所述的UART协议同帧频异步接收转发系统，其特征在于，在UART模块输出的8位数据位分别包括起始位、5位数据位、校验位和停止位。

3.如权利要求1所述的UART协议同帧频异步接收转发系统，其特征在于，RAM1模块输入端还接收乒乓式接收控制模块Read_UART_to_RAM产生的Data_end1和产生的16位要写入RAM1的数据RAM_DATA[15..0]；RAM2模块输入端还接收乒乓式接收控制模块Read_UART_to_RAM产生的Data_end2和产生的16位要写入RAM2的数据RAM_DATA[15..0]。

4.如权利要求1所述的UART协议同帧频异步接收转发系统，其特征在于，选择控制模块generate_flag_sel产生选择信号flag_sel对2选1模块MUX_cmd_to_RS422_frame的数据进行选择输出；具体选择如下：当flag_sel为低时，将RAM1的数据输出；flag_sel为高时，将RAM2的数据输出。