[发明专利]一种基于嵌入式处理器的三维声学成像实时信号处理装置

说明书

本发明公开了一种基于嵌入式处理器的三维声学成像实时信号处理装置，运用模块化设计，系统包括嵌入式GPU信号处理子系统、信号交互子系统、信号采集子系统。系统以Tegra K1嵌入式GPU处理器为核心，Tegra K1嵌入式GPU处理器拥有OpenGL4.4、OpenGL ES 3.1和CUDA等特性，具有高性能的图像并行处理能力，丰富的高速数据互连接口，十分适用于三维声学成像实时信号处理装置高速率数据传输与图像算法高效计算。同时，通过信号交互子系统，可实现信号处理子系统与多个信号采集子系统高速数据交互，整个系统具有强大的数据交互能力和信号实时并行处理能力。

技术领域

本发明属于三维声学成像图像处理领域，具体涉及一种基于嵌入式处理器的三维声学成像实时信号处理装置。

背景技术

相控阵三维声学成像作为近些年水下应用领域的重要革新之一，具有分辨率高、实时性强、可观测目标三维信息以及动目标识别等优势，在水下生物学、物理学、考古学、地理学及军事等水下应用领域中扮演着越来越重要的角色，已经成为了当前研究的热点。各国政府、机构和学者对相控阵三维声学声学成像系统的开展了相关研究。2004年，意大利政府资助维罗纳大学、佛罗伦萨大学、热那亚大学、米兰大学等六所大学开展了低成本三维成像与建模自动化系统的研究。意大利热那亚大学的A.Trucco教授领导的A3US实验室对相控阵三维声学成像系统的稀疏阵列设计、实时波束形成和图像处理算法展开了深入了研究。但是，目前国际上只有英国CodaOctopus公司成功研制出相控阵三维声学成像产品，相控阵三维声学成像实时信号处理相关技术一直被欧盟等发达国家所垄断。在国内，中国船舶重工集团第715研究所与浙江大学数字技术及仪器研究所合作研制开发的国内首台相控阵三维声纳成像系统，填补了国内空白，该系统采用48×48路二维平面接收换能器阵列，探测距离200米，角度分辨率0.4°，距离分辨率2厘米。哈尔滨工业大学桑方恩教授团队基于16×8二维平面阵列，实现了用于水下机器人视觉的三维声纳成像系统。

虽然相控阵三维声学成像系统相关的研究至今已取得了一定的进展，但是为满足工程应用需求，仍需解决以下难题：1)实时三维声学成像算法所需要的数字信号处理计算量非常庞大，难以实现实时计算；2)低功耗和小型化条件下的超高速嵌入式并行实时计算系统开发，并对三维图像进行有效的重建、识别与分析；3)系统采用的声学接收阵列包含多达几千个换能器，原始采样数据量庞大。

Nvidia公司最新推出的Tegra K1嵌入式GPU处理器是具有192个核心的开普勒架构GPU，专为执行复杂的几何和数值计算而设计，拥有强大的3D图像加速功能和强于CPU数十倍乃至上百倍的浮点计算性能。在3D图像处理方面，Tegra K1嵌入式GPU支持业界广泛采用的3D图形程序接口OpenGL4.4和OpenGL ES 3.1，通过硬件加速，高效率地实现3D图像处理和显示；在数值计算方面，Tegra K1嵌入式GPU具有192个CUDA(Compute Unified DeviceArchitecture)核心，具有325GFLOPS超强浮点计算性能，非常适合于密集型数据和大规模并行数据计算。同时，Tegra K1嵌入式GPU采用优化的开普勒架构，通过电源管理单元(Power Management Unit，PMU)监控各个电源，提高电源效率，有效降低功耗。

阵列稀疏采样是指仅对感兴趣的阵元位置的通道进行采样，可以解决全布阵换能器阵列带来采样数据高带宽，高计算量、高功耗的问题。阵列稀疏采样后，需乘以相应权重系数以抑制旁瓣峰值。

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)具有I/O管脚丰富，时序控制精确，管脚定义灵活的特点。在同步信号的触发下，可实现多片FPGA对大规模阵列进行同步采样；FPGA管脚根据需求将管脚定义为多组LVDS接口，实现一片主FPGA通过多组LVDS接口与多片子FPGA互连，完成多片子FPGA至主FPGA高速数据同步传输。

发明内容