[发明专利]高阶温度补偿带隙基准电压源

权利要求书

1.一种高阶温度补偿带隙基准电压源，其特征在于，所述高阶温度补偿带隙基准电压源包括电流偏置模块、正温度系数产生模块和基准电压输出模块，其中：

所述电流偏置模块用于产生正温度系数的电流；

所述正温度系数产生模块用于对所述正温度系数的电流进行镜像，利用镜像后的电流产生正温度系数；

所述基准电压输出模块用于根据所述正温度系数产生模块产生的所述正温度系数产生基准电压。

2.根据权利要求1所述的高阶温度补偿带隙基准电压源，其特征在于，所述电流偏置模块包括：第一PMOS管、第二PMOS管、第一三极管、第二三极管、第三三极管、第四三极管以及第一电阻，所述第一PMOS管的栅极与所述第一PMOS管的漏极相接，所述第一PMOS管的源极与VIN端相接；所述第二PMOS管的栅极与所述第一PMOS管的栅极相接，所述第二PMOS管的源极与所述VIN端相接，所述第二PMOS管的漏极与所述第二三极管的集电极相接；所述第一三极管的基极与所述第二三极管的基极相接，所述第一三极管的发射极与所述第三三极管的集电极相接，所述第一三极管的集电极与所述第一PMOS管的漏极相接；所述第二三极管的基极与所述第二三极管的集电极相接，所述第二三极管的发射极与所述第四三极管的集电极相接；所述第三三极管的基极与所述第四三极管的集电极相接，所述第三三极管的发射极与所述第一电阻的第一端相接；所述第四三极管的基极与所述第三三极管的集电极相接，所述第四三极管的发射极接地，所述第一电阻的第二端接GND；

所述正温度系数产生模块包括：第三PMOS管、第四PMOS管、第五三极管、第六三极管、第二电阻以及第一NMOS管，所述第三PMOS管的栅极与第一PMOS管的栅极相接，所述第三PMOS管的源极与所述VIN相接，所述第三PMOS管的漏极与所述第五三极管的集电极相接；所述第四PMOS管的栅极与所述第三PMOS管的栅极相接，所述第四PMOS管的源极与所述VIN相接， 所述第四PMOS管的漏极与所述第六三极管的集电极相接；所述第五三极管的基极与所述基准电压输出模块中的第四电阻的第一端相接，所述第五三极管的发射极与所述第二电阻的第一端相连，所述第五三极管的集电极与所述第三PMOS管的漏极相连；所述第六三极管的基极与所述基准电压输出模块中的第五电阻的第一端相连，所述第六三极管的发射极与所述第二电阻的第二端相连，所述第六三极管的集电极与所述第四PMOS管的漏极相连；所述第二电阻的第二端与所述第一NMOS管的漏极相连；所述第一NMOS管的栅极与所述第五三极管的集电极相连，所述第一NMOS管的源极接GND；

所述基准电压输出模块包括第五PMOS管、第六PMOS管、第三电阻、所述第四电阻、所述第五电阻、第七三极管、第八三极管、第九三极管、第十三极管、第二NMOS管以及电容；所述第五PMOS管的栅极与所述第四PMOS管的栅极相连，所述第五PMOS管的源极接所述VIN，所述第五PMOS管的漏极与所述第三电阻的第一端相连；所述第六PMOS管的栅极与所述第五PMOS管的栅极相连，所述第六PMOS管的源极接所述VIN，所述第六PMOS管的漏极与所述第十三极管的集电极相连；所述第三电阻的第一端与所述第五PMOS管的漏极相连，所述第三电阻的第二端与所述第八三极管的集电极相连；所述第十三极管的基极与所述第三电阻的第一端相连，所述第十三极管的发射极与所述第五三极管的基极相连；所述第八三极管的基极与所述第三电阻的第二端相连，所述第八三极管的发射极与所述第七三极管的集电极相连；所述第四电阻的第一端与所述第十三极管的发射极相连，所述第四电阻的第二端与所述第五电阻的第一端相连；所述第七三极管的基极与所述第八三极管的发射极相连，所述第七三极管的发射极与所述第二NMOS管的漏极相连；所述第五电阻的第一端与所述第六三极管的基极相连，所述第五电阻的第二端与所述第九三极管的集电极相连；所述电容的第一端与所述第六三极管的集电极相连，所述电容的第二端与所述第二NMOS管的漏极相连；所述第二NMOS管的栅极与所述电容的第一端相连，所述第二NMOS管的源极接GND；所述第九三极管的基极与所述第五电阻的第二端相连，所述第九三极管的发射极接GND；

所述第一PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管的宽长比相同。