[发明专利]数据串行化电路

说明书

数据串行化电路。该数据串行化电路包含延迟电路、数据串行器、第一数据采样器和第二数据采样器。延迟电路接收输入时钟信号且产生多个延迟时钟信号。延迟时钟信号包含由第一延迟级产生的第一延迟时钟信号和由第二延迟级产生的第二延迟时钟信号。数据串行器接收并行数据和延迟时钟信号的最终级延迟时钟信号，且根据最终级延迟时钟信号将并行数据转换为串行数据。其中，第一数据采样器根据第一延迟时钟信号对串行数据采样以产生第一输出串行数据，且第二数据采样器根据第二延迟时钟信号对第一输出串行数据采样以产生第二输出串行数据。

技术领域

本发明涉及一种数据串行化电路，且更明确地说涉及具有较低抖动再采样方案的数据串行化电路。

背景技术

在常规技术中，集成电路(IC)必需多个时钟树。时钟树用于将多个时钟信号提供到IC的核心电路。核心电路可使用时钟信号对数据采样。在有噪声的功率和/或接地环境下，时钟信号中的每一个的抖动根据用于产生时钟信号中的每一个的时钟树的延迟级的数目而增加。因此，对应于由具有较高抖动的时钟信号采样的数据的眼图的窗口的大小减小。所采样数据的质量相应地降低。

发明内容

本发明提供用于实现所采样数据的较低抖动的多个数据串行化电路。

本发明针对包含延迟电路、数据串行器、第一数据采样器和第二数据采样器的数据串行化电路。延迟电路包含多个延迟级，接收输入时钟信号且产生多个经延迟的时钟信号。延迟级包含第一延迟级和在第一延迟级之前的第二经延迟级。经延迟的时钟信号包含由第一延迟级产生的第一延迟时钟信号和由第二延迟级产生的第二延迟时钟信号。数据串行器耦合到延迟电路。数据串行器接收并行数据和延迟时钟信号的最终级延迟时钟信号，且根据最终级延迟时钟信号将并行数据转换为串行数据。第一数据采样器和第二数据采样器串联耦合，且耦合到延迟电路和数据串行器。其中，第一数据采样器根据第一延迟时钟信号对串行数据采样以产生第一输出串行数据，且第二数据采样器根据第二延迟时钟信号对第一输出串行数据采样以产生第二输出串行数据。

本发明还针对包含延迟电路、数据串行器、多个数据采样器和输出决策电路的另一数据串行化电路。所述延迟电路包含多个延迟级，接收输入时钟信号且产生多个延迟时钟信号。延迟级包含第一延迟级和在第一延迟级之前的第二延迟级。延迟时钟信号包含由第一延迟级产生的第一延迟时钟信号和由第二延迟级产生的第二延迟时钟信号。数据串行器耦合到延迟电路，接收并行数据和延迟时钟信号的第一延迟时钟信号，且根据第一延迟时钟信号将并行数据转换为串行数据。数据采样器耦合到延迟电路，其中，数据采样器分别根据多个采样时钟信号对输入串行数据采样以产生多个经采样串行数据。输出决策电路耦合到数据采样器，接收所述多个经采样串行数据且根据所述多个经采样串行数据选择所述多个经采样串行数据中的一个作为输出串行数据。

在本发明的一实施例中，其中所述输出决策电路包含转变检测电路、投票电路、时钟选择电路和选择器。转变检测电路耦合到数据采样器，接收所述多个经采样串行数据，且通过监视所述多个经采样串行数据确定采样时钟信号中的哪一个命中串行数据的转变区以产生检测信息。投票电路耦合到转变检测电路，接收多个检测信息且确定所述多个检测信息中的大多数以产生投票结果。时钟选择电路耦合到投票电路，且根据投票结果产生选择信号。选择器耦合到时钟选择电路和数据采样器，且根据选择信号选择所述多个经采样串行数据中的一个作为输出串行数据。

总而言之，本发明提供用于对串行数据再采样以产生输出串行数据的多个数据采样器。根据延迟时钟信号产生串行数据，且数据采样器根据所述延迟时钟信号之前的另一(些)延迟时钟信号对串行数据再采样。如此，输出串行数据的抖动可减小，且可改进输出串行数据的质量。

为了使本发明的前述以及其它特征和优点更加可理解，下文详细描述随附有图式的若干实施例。

附图说明

包含附图是为了提供对本发明的进一步理解，附图并入在本说明书中并且构成本说明书的一部分。图式说明本发明的实施例，并且与描述内容一起用于阐释本发明的原理。