[发明专利]数据串行化电路

权利要求书

1.一种数据串行化电路，特征在于，包括：

延迟电路，其包括多个延迟级，接收输入时钟信号且产生多个延迟时钟信号，所述延迟级包括第一延迟级和所述第一延迟级之前的第二延迟级，且所述延迟时钟信号包括由所述第一延迟级产生的第一延迟时钟信号和由所述第二延迟级产生的第二延迟时钟信号；

数据串行器，其耦合到所述延迟电路，接收并行数据和所述延迟时钟信号的最终级延迟时钟信号，且根据所述最终级延迟时钟信号将所述并行数据转换为串行数据；以及

第一数据采样器和第二数据采样器，其串联耦合，且耦合到所述延迟电路和所述数据串行器，

其中，所述第一数据采样器根据所述第一延迟时钟信号对所述串行数据采样以产生第一输出串行数据，且所述第二数据采样器根据所述第二延迟时钟信号对所述第一输出串行数据采样以产生第二输出串行数据。

2.根据权利要求1所述的数据串行化电路，特征在于，所述第一延迟级为所述延迟电路的最终延迟级，且所述第一延迟时钟信号为所述最终级延迟时钟信号。

3.根据权利要求1所述的数据串行化电路，特征在于，所述第一延迟级和所述第二延迟级为所述延迟电路的最终延迟级之前的中间延迟级。

4.根据权利要求1所述的数据串行化电路，特征在于，所述第一数据采样器与所述第二数据采样器之间的时序参数的关系为：

T–(td_ck+td_ck2q)–T_jitterT_set，

其中，T为所述第一延迟时钟信号的周期，td_ck为所述第一延迟时钟信号与所述第二延迟时钟信号之间的延迟，td_ck2q为所述第一数据采样器的门延迟，T_jitter为累计抖动的时序范围，且T_set为所述第二数据采样器的设置时间。

5.根据权利要求1所述的数据串行化电路，特征在于，进一步包括第三数据采样器，所述第三数据采样器耦合到所述第二数据采样器，且根据第三延迟时钟信号对所述第二输出串行数据采样以产生第三输出串行数据，其中所述第三延迟时钟信号由所述延迟电路的在所述第二延迟级之前的第三延迟级产生。

6.根据权利要求1所述的数据串行化电路，特征在于，由所述第一数据采样器产生的所述第一输出串行数据中的抖动大于由所述第二数据采样器产生的所述第二输出串行数据中的抖动。

7.根据权利要求1所述的数据串行化电路，特征在于，所述数据采样器中的每一个为D型触发器。

8.一种数据串行化电路，特征在于，包括：

延迟电路，其包括多个延迟级，接收输入时钟信号且产生多个延迟时钟信号，所述延迟级包括第一延迟级和所述第一延迟级之前的第二延迟级，且所述延迟时钟信号包括由所述第一延迟级产生的第一延迟时钟信号和由所述第二延迟级产生的第二延迟时钟信号；

数据串行器，耦合到所述延迟电路，接收并行数据和所述多个延迟时钟信号中的所述第一延迟时钟信号，且根据所述第一延迟时钟信号将所述并行数据转换为串行数据；

多个数据采样器，耦合到所述延迟电路，其中，所述数据采样器分别根据多个采样时钟信号对输入串行数据采样以产生多个经采样串行数据；以及

输出决策电路，耦合到所述数据采样器，接收所述多个经采样串行数据，且根据所述多个经采样串行数据选择所述多个经采样串行数据中的一个作为输出串行数据。

9.根据权利要求8所述的数据串行化电路，特征在于，所述数据采样器耦合到所述数据串行器，且所述输入串行数据为由所述数据串行器产生的所述串行数据。

10.根据权利要求8所述的数据串行化电路，特征在于，进一步包括初始级数据采样器，所述初始级数据采样器耦合到所述数据串行器且根据所述第一延迟时钟信号对所述串行数据采样以产生所述输入串行数据。